IGBT半导体器件及其制作方法技术

本发明专利技术提供了一种IGBT半导体器件及其制作方法。该IGBT半导体器件具有发射区、体接触区、体区、载流子存储层、沟槽栅区以及发射极沟槽结构。发射极沟槽结构包括填充在发射极沟槽中的发射极电介质和发射极导电材料，发射极沟槽从器件顶面垂直向下穿越体接触区、体区和载流子存储层并延伸进漂移区。发射极沟槽的延伸深度大于栅区沟槽的延伸深度。本发明专利技术可有效改善空穴电流的流通路径，使得空穴电流从参考地电位的发射极沟槽底部和侧壁垂直向上流入发射极金属，从而减少了发射区下方区域的空穴电流，抑制了PN结开启，显著提高了器件的抗短路能力、抗闩锁能力以及大电流关断能力。抗闩锁能力以及大电流关断能力。抗闩锁能力以及大电流关断能力。

【技术实现步骤摘要】
IGBT半导体器件及其制作方法


[0001]本专利技术涉及功率半导体
，具体涉及一种IGBT半导体器件及其制作方法。

技术介绍

[0002]绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,简称IGBT)是一种新型的功率半导体器件，其集MOSFET栅压控制特性和BJT低导通电阻特性于一身，改善了器件的击穿电压和导通电阻的折中关系，具有输入阻抗大、驱动功率小、导通压降小、开关损耗低和工作频率高等优点，在白色家电、工业控制、汽车电子和新能源等领域具有广阔的市场发展空间和应用前景。
[0003]IGBT内部寄生了一个PNPN晶闸管结构，由集电区、漂移区、体区以及发射区构成。当器件正向导通时，由集电区注入进漂移区的部分空穴电流会流经发射区下方的体区，当这个电流足够大的时候，会使得流通路径上体区电阻上的压降大于体区/发射区的PN结正向偏压，导致由漂移区、体区以及发射区构成的晶体管开启，进一步开启由集电区、漂移区、体区构成的晶体管。导致从集电区注入进体区下方的空穴电流越来越大，晶闸管被完全激活，从而导致栅极失去了对器件的控制开关作用，最后导致器件烧毁。上述行为就是IGBT的闩锁现象，器件的抗短路能力、抗闩锁能力以及大电流关断能力都与此息息相关。
[0004]在实际的应用中，需要针对IGBT的抗短路能力、抗闩锁能力以及大电流关断能力进行优化改善，从而提高器件的稳定性和可靠性。

技术实现思路

[0005]本专利技术的目的在于解决上述现有技术中存在的问题，提出了一种IGBT半导体器件及其制作方法。该IGBT半导体器件及其制作方法可有效改善空穴电流的流通路径，使得空穴电流从参考地电位的发射极沟槽底部和侧壁垂直向上流入发射极金属，从而减少了发射区下方区域的空穴电流，抑制了PN结开启，显著提高了器件的抗短路能力、抗闩锁能力以及大电流关断能力。
[0006]根据本专利技术的一方面提出了一种IGBT半导体器件，包括：发射区，具有第一导电类型，形成于半导体基片顶部；体接触区，具有与第一导电类型不同的第二导电类型，形成于半导体基片顶部且毗邻发射区；体区，具有第二导电类型，形成于发射区和体接触区的下面；载流子存储层，具有第一导电类型，形成于体区下面；栅区，形成于半导体基片中的栅区沟槽内，所述栅区沟槽从器件顶面垂直向下延伸进器件的漂移区，栅区电介质将所述栅区和发射区、体区、载流子存储层以及漂移区隔开；以及发射极沟槽结构，形成于半导体基片中的发射极沟槽内，发射极沟槽结构包括填充在发射极沟槽中的发射极电介质和发射极导电材料，所述发射极沟槽从器件顶面垂直向下延伸进漂移区，所述发射极电介质将所述发射极导电材料和体接触区、体区、载流子存储层以及漂移区隔开，其中，所述发射极沟槽的延伸深度大于栅区沟槽的延伸深度。
[0007]根据本专利技术的又一方面提出了一种IGBT半导体器件，包括：半导体基片，具有第一
和“具有”在本文中用作开放限制，其既不排除也不要求还存在未叙述特征。除非另有明确说明，否则从属权利要求中记载的特征可以相互自由组合。更进一步地，所描述的特征、结构或特点可以在一个或多个实施例中以任何合适方式组合。
[0014]某些其他的实施例可能在构造、成分或者工艺流程方面与本技术披露的实施例有所不同，但是本领域的技术人员应该理解，在没有附图所示的实施例或者其他细节、方法、材料等的情况下，本技术的实施例也是可以实现的。
[0015]图1所示为根据本专利技术一个实施例的功率IGBT 100的剖视图。IGBT 100包括具有第一导电类型（例如N型）的半导体基片，在半导体基片的底部具有与第一导电类型相反的第二导电类型（例如P型）的集电区10。P型集电区10的上方形成N型场截止层9。N型轻掺杂漂移区8位于N型场截止层9上方。N型载流子存储层6和P型体区5位于所述N
‑
漂移区8内。N型重掺杂发射区3和P型重掺杂体接触区4位于所述P型体区5内，并毗邻P型体区5表面形成。在下文中，将N型轻掺杂漂移区略写为“N
‑
漂移区”；N型重掺杂发射区略写为“N+发射区”；P型重掺杂体接触区略写为“P+体接触区”。
[0016]栅区沟槽从器件的顶面向下贯穿N+发射区3、P型体区5以及N型载流子存储层6延伸进N
‑
漂移区8。栅区72形成在栅区沟槽中，栅区72包括导电材料(比如，掺杂多晶硅)。栅区电介质71形成在栅区沟槽中，包括绝缘材料(比如，二氧化硅)。栅区电介质71将栅区72与N型发射区3、P型体区5、N型载流子存储层6以及N
‑
漂移区8隔开。栅区72将通过栅极金属(未示出)电连接至外部。例如，在一个实施例中，栅区沟槽延伸的深度为3～6um，栅区沟槽内的栅区电介质71的厚度为50～150nm。
[0017]发射极沟槽从器件的顶面向下贯穿P+体接触区4、P型体区5以及N型载流子存储层6并延伸进N
‑
漂移区8。发射极沟槽结构形成在发射极沟槽中，发射极沟槽结构包括发射极沟槽导电材料122（比如掺杂多晶硅）和发射极沟槽电介质121。发射极沟槽电介质121将发射极沟槽导电材料122与P+体接触区4、P型体区5、N型载流子存储层6以及N
‑
漂移区8隔开。
[0018]在图1所示实施例中，发射极沟槽的宽度w1与栅区沟槽的宽度相同。在其他实施例中，发射极沟槽的宽度大于栅区沟槽的宽度。如图4所示功率IGBT器件400，发射极沟槽的宽度w2大于栅区沟槽的宽度。在一个实施例中，通过加宽发射极沟槽宽度并同步缩小栅区沟槽宽度使得发射极沟槽的宽度大于栅区沟槽的宽度。该实施例可以进一步降低器件的短路电流，优化器件的抗短路能力，栅区沟槽的缩小也可减小栅极与集电极之间的电容耦合，减少了米勒电容。在其他实施例中，也可通过加宽发射极沟槽宽度同时保持栅区沟槽宽度不变使得发射极沟槽的宽度大于栅区沟槽的宽度，在该实施例中，栅区沟槽与发射极沟槽之间距离可能减小，可降低器件的正向导通压降，减少导通损耗。
[0019]在图1所示实施例中，发射极沟槽延伸深度大于栅区沟槽的延伸深度。例如，在一个实施例中，发射极沟槽延伸的深度为4μm ～8μm，发射极沟槽的宽度设置为0.5μm ～2μm。在一个实施例中，发射极沟槽延伸的深度小于器件厚度的百分之二十。发射极沟槽电介质121包括一种或多种电介质材料，比如热生长和/或淀积的二氧化硅。在一个实施例中，发射极沟槽电介质121的介电常数大于栅区电介质71的介电常数。发射极沟槽电介质121的厚度可根据设计需求调整。
[0020]发射极金属1电连接N+发射区3、P+体接触区4以及发射极沟槽导电材料122。层间介质层2(比如，二氧化硅、氮化硅或其他合适的材料)位于栅区沟槽和部分N+发射区3的上
方，用于将栅区72和N+发射区3、P+体接触区4以及发射极沟槽导电材料122电绝缘。集电极金属11位于P型集电区10下方。
[0021]在一些实施例中，P型体区5的掺杂浓度为3
×
1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种IGBT半导体器件，其特征在于，包括：发射区，具有第一导电类型，形成于半导体基片顶部；体接触区，具有与第一导电类型不同的第二导电类型，形成于半导体基片顶部且毗邻发射区；体区，具有第二导电类型，形成于发射区和体接触区的下面；载流子存储层，具有第一导电类型，形成于体区下面；栅区，形成于栅区沟槽内，所述栅区沟槽从器件顶面垂直向下延伸进器件的漂移区，栅区电介质将所述栅区和发射区、体区、载流子存储层以及漂移区隔开；以及发射极沟槽结构，形成于发射极沟槽内，发射极沟槽结构包括填充在发射极沟槽中的发射极电介质和发射极导电材料，所述发射极沟槽从器件顶面垂直向下延伸进漂移区，所述发射极电介质将所述发射极导电材料和体接触区、体区、载流子存储层以及漂移区隔开，其中，所述发射极沟槽的延伸深度大于栅区沟槽的延伸深度。2.如权利要求1所述的IGBT半导体器件，其特征在于，所述器件还包括第二导电类型的浮空层，所述浮空层位于所述发射极沟槽的底部。3.如权利要求1所述的IGBT半导体器件，其特征在于，所述发射极沟槽延伸深度小于所述IGBT半导体器件厚度的20%。4.如权利要求1所述的IGBT半导体器件，其特征在于，所述发射极导电材料包括掺杂第一导电类型的多晶硅。5.如权利要求1所述的IGBT半导体器件，其特征在于，所述IGBT半导体器件进一步包括发射极金属，所述发射极导电材料通过发射极金属耦接至发射区和体接触区。6.如权利要求1所述的IGBT半导体器件，其特征在于，所述发射区沟槽的宽度大于所述栅区沟槽的宽度。7.一种IGBT半导体...

【专利技术属性】
技术研发人员：易坤，包涵，
申请(专利权)人：晶艺半导体有限公司，
类型：发明
国别省市：