半导体结构及其形成方法技术

本公开实施例提供一种半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底包括多个沿第一方向间隔排布的有源区和第一隔离结构；栅极结构，位于所述有源区和所述第一隔离结构中，且所述有源区的顶表面超出于所述栅极结构的顶表面；具有预设高度的第二隔离结构，位于所述栅极结构的表面，且所述第二隔离结构的顶表面与所述有源区的顶表面平齐。表面平齐。表面平齐。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本公开涉及半导体
，涉及但不限于一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体技术的不断发展，对半导体器件的工艺精度的要求越来越严 格，其中，动态随机存取存储器(Dynamic Random Access Memory，DRAM) 的制备工艺中，存储节点接触(Storage Node Contact，SNC)与有源区的接 触窗口(重叠面积)越来越小，且动态随机存取存储器中的存储节点接触栅 格(Fence)采用自对准多重曝光技术(Self
‑
Aligned Quadruple Patterning， SAQP)工艺，较小的偏差就会导致存储节点接触与有源区接触面积减小， 并增加存储节点接触与有源区的接触电阻，使大量存储单元的读写速度达不 到要求。另外，相关技术中，相邻SNC之间容易接触，形成短路。

技术实现思路

[0003]有鉴于此，本公开实施例提供一种半导体结构及其形成方法。
[0004]第一方面，本公开实施例提供一种半导体结构，包括：
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体衬底，所述半导体衬底包括多个沿第一方向间隔排布的有源区和第一隔离结构；栅极结构，位于所述有源区和所述第一隔离结构中，且所述有源区的顶表面超出于所述栅极结构的顶表面；具有预设高度的第二隔离结构，位于所述栅极结构的表面，且所述第二隔离结构的顶表面与所述有源区的顶表面平齐。2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：外延结构；所述外延结构位于所述第一方向上的任意相邻两个第二隔离结构之间；所述外延结构的侧壁与所述第二隔离结构相接触，且所述外延结构的顶表面超出于所述第二隔离结构的顶表面。3.根据权利要求1或2所述的半导体结构，其特征在于，所述第一隔离结构包括隔离沟槽、第一刻蚀隔离层和第二刻蚀隔离层；所述第一刻蚀隔离层位于所述隔离沟槽的内壁，且所述第一刻蚀隔离层的顶表面与所述栅极结构的顶表面平齐；所述第二刻蚀隔离层位于所述栅极结构的底部与所述隔离沟槽之间。4.根据权利要求3所述的半导体结构，其特征在于，所述预设高度包括5纳米至20纳米。5.一种半导体结构的形成方法，其特征在于，所述方法包括；提供半导体衬底；提供的所述半导体衬底包括形成的多个沿第一方向间隔排布的有源区和第一初始隔离结构；在所述第一初始隔离结构中形成初始栅极结构；刻蚀所述初始第一隔离结构和所述初始栅极结构，形成第一隔离结构、栅极结构和具有预设高度的第二隔离结构。6.根据权利要求5所述的方法，其特征在于，在形成所述第一隔离结构、所述栅极结构和所述第二隔离结构之后，所述方法还包括：在所述第一方向上的任意相邻两个第二隔离结构之间，形成所述有源区的外延结构。7.根据权利要求5或6所述的方法，其特征在于，所述第一初始隔离结构通过以下步骤形成：刻蚀所述半导体衬底形成多个沿所述第一方向间隔排布的隔离沟槽；在所述隔离沟槽的内壁依次形成第一隔离层和第二隔离层，以形成所述第一初始隔离结构；其中，所述第二隔离层充满所述隔离沟槽。8.根据权利要求7所述的方法，其特征在于，所述第一隔离层还附着于所述有源区的表面；所述第一隔离层通过以下步骤形成：在所述隔离沟槽的内壁和所述有源区的表面沉积牺牲材料，形成牺牲层；对所述牺牲层进行原位氧化，形成所述第一隔离层。9.根据权利要求8所述的方法，其特征在于，所述第二隔离层通过以下步骤形成：在所述第一隔离层的表面沉积第二隔离材料，形成所述第二初始隔离层；处理所述第二初始隔离层，形成所述第二隔离层。10.根据权利要求9所述的方法，其特征在于，所述处理所述第二初始隔离层，形成所述
第二隔离层，包括：对所述第二初始隔离层进行平坦化处理或者刻...

【专利技术属性】
技术研发人员：刘翔，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：