半导体结构的制作方法以及半导体结构技术

本申请提供了一种半导体结构的制作方法以及半导体结构。该方法包括：提供基底，基底包括依次层叠的第一衬底、氧化物层、互连结构层、介质结构层以及贯穿介质结构层至互连结构层中的凹槽；在基底的裸露表面上依次形成导电层和光刻胶层；对光刻胶层进行曝光处理和显影处理，形成第一光刻胶部，并对第一光刻胶部进行第一烘烤处理，第一烘烤处理满足预定条件，预定条件包括以下至少之一：烘烤时间范围为80s~90s，烘烤温度为130℃~140℃；去除第一光刻胶部覆盖部分之外的导电层以及部分第一光刻胶部，剩余的导电层形成焊盘，剩余的第一光刻胶部形成第二光刻胶部。该方法解决了现有技术中半导体结构制作工艺复杂且成本较高的问题。半导体结构制作工艺复杂且成本较高的问题。半导体结构制作工艺复杂且成本较高的问题。

【技术实现步骤摘要】
半导体结构的制作方法以及半导体结构


[0001]本申请涉及半导体
，具体而言，涉及一种半导体结构的制作方法以及半导体结构。

技术介绍

[0002]在半导体工艺以及微纳加工领域，光刻工艺是不可或缺的加工环节。传统的光刻工艺包含涂胶、曝光、显影三个主要加工步骤。首先将光刻胶均匀地涂布在基底表面，再通过曝光机曝光掩膜图形，最后通过显影，实现将掩膜图形从掩膜板到基底上的转移，半导体产品中，采用光刻胶工艺形成焊盘时，在形成光刻胶之前先形成硬掩膜层，目前基于BSI技术的CMOS图像传感器的装置(如芯片、模组等)的设计逐渐向高像素、高灵敏度、小尺寸等方向发展，简化半导体制作的工艺变得越来越重要。
[0003]在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

技术实现思路

[0004]本申请的主要目的在于提供一种半导体结构的制作方法以及半导体结构，以解决现有技术中半导体结构制作工艺复杂且成本较高的问题。
[0005]为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，包括：提供基底，所述基底包括依次层叠的第一衬底、氧化物层、互连结构层、介质结构层以及贯穿所述介质结构层至所述互连结构层中的凹槽；在所述基底的裸露表面上依次形成导电层和光刻胶层；对所述光刻胶层进行曝光处理和显影处理，在所述凹槽底壁的部分所述导电层的远离所述氧化物层的表面上形成第一光刻胶部，并对所述第一光刻胶部进行第一烘烤处理，所述第一光刻胶部的远离所述氧化物层的表面低于所述凹槽外的所述导电层的远离所述氧化物层的表面，所述第一烘烤处理满足预定条件，所述预定条件包括以下至少之一：烘烤时间范围为80s~90s，烘烤温度为130℃~140℃；去除所述第一光刻胶部覆盖部分之外的所述导电层以及部分所述第一光刻胶部，剩余的所述导电层形成焊盘，剩余的所述第一光刻胶部形成第二光刻胶部，所述第二光刻胶部覆盖所述焊盘。
[0006]进一步地，在去除所述第一光刻胶部覆盖部分之外的所述导电层以及部分所述第一光刻胶部，分别形成焊盘以及第二光刻胶部之后，所述方法还包括：采用化学机械研磨法去除部分所述介质结构层；去除所述第二光刻胶部。
[0007]进一步地，在所述基底的裸露表面上依次形成导电层和光刻胶层之前，所述方法还包括：在所述基底的裸露表面上形成粘合层。
[0008]进一步地，在所述基底的裸露表面上形成所述导电层之后，在所述导电层的裸露表面上形成所述光刻胶层之前，所述方法还包括：对所述导电层进行第二烘烤处理。
[0009]进一步地，在对所述导电层进行第二烘烤处理之后，所述方法还包括：将所述导电
层冷却至20℃~25℃。
[0010]进一步地，对所述光刻胶层进行曝光处理和显影处理，包括：对所述光刻胶层依次进行曝光前烘烤处理、曝光处理以及曝光后烘烤处理；对经过曝光后烘烤处理的所述光刻胶层进行显影处理。
[0011]进一步地，提供基底，包括：提供所述第一衬底，并在所述第一衬底的表面上形成第一预备氧化物层；提供第二衬底，并在所述第二衬底的表面上依次形成叠置的所述介质结构层、所述互连结构层以及第二预备氧化物层；键合所述第一预备氧化物层以及所述第二预备氧化物层，并去除所述第二衬底，键合的所述第一预备氧化物层以及所述第二预备氧化物层形成所述氧化物层；去除部分所述介质结构层以及部分所述互连结构层，形成所述凹槽。
[0012]进一步地，形成所述介质结构层包括：在所述第二衬底的表面上形成介质层；在所述介质层裸露表面上形成硅层；在所述硅层的裸露表面上形成第三氧化层。
[0013]进一步地，形成所述互连结构层包括：在所述第三氧化层的裸露表面上形成多个层叠的介电层，并在各所述介电层中分别形成金属层。
[0014]根据本申请的另一方面，提供了一种半导体结构，采用任一种所述的半导体结构的制作方法制作而成。
[0015]应用本申请的技术方案，所述半导体结构的制作方法中，首先，提供基底，所述基底包括依次层叠的第一衬底、氧化物层、互连结构层、介质结构层以及贯穿所述介质结构层至所述互连结构层中的凹槽；之后，在所述基底的裸露表面上依次形成导电层和光刻胶层；之后，对所述光刻胶层进行曝光处理和显影处理，在所述凹槽底壁的部分所述导电层的远离所述氧化物层的表面上形成第一光刻胶部，并对所述第一光刻胶部进行第一烘烤处理，所述第一光刻胶部的远离所述氧化物层的表面低于所述凹槽外的所述导电层的远离所述氧化物层的表面，所述第一烘烤处理满足预定条件，所述预定条件包括以下至少之一：烘烤时间范围为80s~90s，烘烤温度为130℃~140℃；去除所述第一光刻胶部覆盖部分之外的所述导电层以及部分所述第一光刻胶部，剩余的所述导电层形成焊盘，剩余的所述第一光刻胶部形成第二光刻胶部，所述第二光刻胶部覆盖所述焊盘。该方法通过在导电层的表面上直接形成光刻胶层，并对显影后的光刻胶层，即第一光刻胶部进行满足预定条件的烘烤处理，加强第一光刻胶部的固化，与焊盘之间的粘附性好，不易脱落，因此可以在刻蚀过程中保护焊盘不受损伤，从而可以简化半导体制作工艺制程，缩减成本，进而解决了现有技术中半导体结构制作工艺复杂且成本较高的问题。
附图说明
[0016]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了根据本申请的一种实施例的半导体结构的制作方法的流程图；图2示出了根据本申请的一种实施例的形成第一预备氧化物层后的半导体结构示意图；图3示出了根据本申请的一种实施例的形成第二预备氧化物层后的半导体结构示意图；
图4示出了根据本申请的一种实施例的形成第三氧化物层后的半导体结构示意图；图5示出了根据本申请的一种实施例的形成介电层和金属层后的半导体结构示意图；图6示出了根据本申请的一种实施例的形成介质结构层后的半导体结构示意图；图7示出了根据本申请的一种实施例的基底的结构示意图；图8示出了根据本申请的一种实施例的形成光刻胶层后的半导体结构示意图；图9示出了根据本申请的另一种实施例的形成光刻胶层后的半导体结构示意图；图10示出了根据本申请的一种实施例的形成第一光刻胶部后的半导体结构示意图；图11示出了根据本申请的一种实施例的形成第二光刻胶部后的半导体结构示意图；图12示出了根据本申请的一种实施例的去除第二光刻胶部后的半导体结构示意图。
[0017]其中，上述附图包括以下附图标记：10、基底；101、第一衬底；102、第一预备氧化物层；103、第二衬底；104、介质结构层；105、互连结构层；106、第二预备氧化物层；107、氧化物层；108、凹槽；109、介质层；110、硅层；111、第三氧化层；112、介电层；113、金属层；201、粘合层；202、导电层；203、光刻胶层；204、第一光刻胶部；205、焊盘；206、第二光刻胶部。...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供基底，所述基底包括依次层叠的第一衬底、氧化物层、互连结构层、介质结构层以及贯穿所述介质结构层至所述互连结构层中的凹槽；在所述基底的裸露表面上依次形成导电层和光刻胶层；对所述光刻胶层进行曝光处理和显影处理，在所述凹槽底壁的部分所述导电层的远离所述氧化物层的表面上形成第一光刻胶部，并对所述第一光刻胶部进行第一烘烤处理，所述第一光刻胶部的远离所述氧化物层的表面低于所述凹槽外的所述导电层的远离所述氧化物层的表面，所述第一烘烤处理满足预定条件，所述预定条件包括以下至少之一：烘烤时间范围为80s~90s，烘烤温度为130℃~140℃；去除所述第一光刻胶部覆盖部分之外的所述导电层以及部分所述第一光刻胶部，剩余的所述导电层形成焊盘，剩余的所述第一光刻胶部形成第二光刻胶部，所述第二光刻胶部覆盖所述焊盘。2.根据权利要求1所述的方法，其特征在于，在去除所述第一光刻胶部覆盖部分之外的所述导电层以及部分所述第一光刻胶部，分别形成焊盘以及第二光刻胶部之后，所述方法还包括：采用化学机械研磨法去除部分所述介质结构层；去除所述第二光刻胶部。3.根据权利要求1所述的方法，其特征在于，在所述基底的裸露表面上依次形成导电层和光刻胶层之前，所述方法还包括：在所述基底的裸露表面上形成粘合层。4.根据权利要求1所述的方法，其特征在于，在所述基底的裸露表面上形成所述导电层之后，在所述导电层的裸露表面上形成所述光刻胶层之...

【专利技术属性】
技术研发人员：张昭，吴则贤，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：