电子设备、超声换能器及其半导体芯片、制备方法技术

本申请属于指纹识别技术领域，具体涉及一种电子设备、超声换能器及其半导体芯片、制备方法。本申请旨在解决现有超声换能器的芯片电路在压电材料层极化过程中容易被击穿的问题。本申请半导体芯片的半导体衬底被构造为在超声换能器极化过程中接地连接；并在半导体衬底上形成有第一电路结构和第一电连接部，第一电连接部与半导体衬底电性连接而实现接地，第一电路结构与半导体衬底绝缘，通过设置导电连接层电性连接第一电连接部和第一电路结构，使得第一电路结构通过导电连接层和第一电连接部接地，从而使得第一电路结构在超声换能器极化过程中的累积电荷经由导电连接层和第一电连接部导出，避免第一电路结构被击穿，从而提高超声换能器产品的良率。超声换能器产品的良率。超声换能器产品的良率。

【技术实现步骤摘要】
电子设备、超声换能器及其半导体芯片、制备方法


[0001]本申请涉及指纹识别
，尤其涉及一种电子设备、超声换能器及其半导体芯片、制备方法。

技术介绍

[0002]超声换能器是将声能和电能互相转换的器件，被广泛应用于生物识别器件中，例如超声指纹识别传感器等。超声换能器中的压电材料层在发生形变时，其两端产生电压差；在压电材料的两端施加电压差时，压电材料可以发生变形。利用压电材料的这一特性，实现机械振动和交流电信号的互相转换，从而可以发射或者接收超声波。
[0003]在相关技术中，为了得到高信噪比识别图像，通常需要对压电材料层施加高电压进行极化。在极化过程中，大量极化电荷累积，导致压电材料层下方的芯片电路存在高击穿问题，影响超声换能器的产品良率。

技术实现思路

[0004]本申请提供一种电子设备、超声换能器及其半导体芯片、制备方法，以解决现有超声换能器的芯片电路在压电材料层极化过程中容易被击穿的技术问题。
[0005]为了解决上述技术问题，本申请采用如下技术方案：
[0006]本申请的第一方面提供一种半导体芯片，应用于超声换能器，所述半导体芯片包括：
[0007]芯片本体，所述芯片本体包括半导体衬底，所述半导体衬底被构造为在所述超声换能器极化过程中接地连接；所述半导体衬底上形成有第一电路结构以及第一电连接部；所述第一电连接部与所述半导体衬底电性连接，所述第一电路结构与所述半导体衬底绝缘；
[0008]导电连接层，所述导电连接层电性连接于所述第一电连接部和所述第一电路结构之间，以使所述第一电路结构在所述超声换能器极化过程中的累积电荷经由所述导电连接层和所述第一电连接部导出。
[0009]与现有技术相比，本申请的第一方面提供的具有如下优点：
[0010]本申请提供的半导体芯片，包括芯片本体和导电连接层，其中，芯片本体包括半导体衬底，且半导体衬底被构造为在超声换能器极化过程中接地连接；并在半导体衬底上形成有第一电路结构和第一电连接部，第一电连接部与半导体衬底电性连接而实现接地，第一电路结构与半导体衬底绝缘；通过设置导电连接层电性连接第一电连接部和第一电路结构，使得第一电路结构通过导电连接层和第一电连接部接地，从而使得第一电路结构在超声换能器极化过程中的累积电荷经由导电连接层和第一电连接部导出，避免第一电路结构被击穿，从而提高超声换能器产品的良率。
[0011]作为本申请上述半导体芯片的一种改进，所述第一电路结构包括第一电路，所述第一电路与所述半导体衬底绝缘；所述第一电路通过所述导电连接层与所述第一电连接部
电性连接。
[0012]作为本申请上述半导体芯片的一种改进，所述第一电路结构还包括第二电连接部，所述第二电连接部与所述半导体衬底绝缘；所述第二电连接部通过所述导电连接层与所述第一电连接部电性连接。
[0013]作为本申请上述半导体芯片的一种改进，所述第二电连接部与所述第一电路电性连接；或者，所述第二电连接部与所述第一电路相互独立。
[0014]作为本申请上述半导体芯片的一种改进，所述芯片本体包括多个阵列排布的芯片单元，相邻所述芯片单元之间具有间隔，以形成切割道；所述第二电连接部和所述第一电路均位于所述芯片单元内，至少部分所述导电连接层位于所述切割道。
[0015]作为本申请上述半导体芯片的一种改进，每个所述芯片单元内设置有至少一个所述第二电连接部；各所述芯片单元的所述第二电连接部均通过所述导电连接层连接于所述第一电连接部。
[0016]作为本申请上述半导体芯片的一种改进，每个所述芯片单元内设置有多个所述第二电连接部，其中至少一个所述第二电连接部与所述第一电路电性连接，其中至少一个所述第二电连接部与所述第一电路相互独立。
[0017]作为本申请上述半导体芯片的一种改进，所述第一电连接部位于所述切割道。
[0018]作为本申请上述半导体芯片的一种改进，所述切割道内设置有多个所述第一电连接部；所述第二电连接部与任一所述第一电连接部通过所述导电连接层导电连接。
[0019]作为本申请上述半导体芯片的一种改进，所述第二电连接部与其所在的所述芯片单元相邻的所述第一电连接部通过所述导电连接层导电连接。
[0020]作为本申请上述半导体芯片的一种改进，所述第一电连接部为设置于所述切割道内的电性测试焊盘；所述第二电连接部为设置于所述芯片单元内的连接焊盘。
[0021]作为本申请上述半导体芯片的一种改进，所述第一电连接部和所述第二电连接部均位于所述芯片单元。
[0022]作为本申请上述半导体芯片的一种改进，所述导电连接层连接的所述第一电连接部和所述第二电连接部位于同一所述芯片单元；或者，所述导电连接层连接的所述第一电连接部和所述第二电连接部位于不同的所述芯片单元。
[0023]作为本申请上述半导体芯片的一种改进，在所述导电连接层连接的所述第一电连接部和所述第二电连接部位于不同的所述芯片单元时，所述第一电连接部所在的芯片单元与所述第二电连接部所在的芯片单元相邻。
[0024]作为本申请上述半导体芯片的一种改进，所述芯片单元内设置有第一焊盘和第二焊盘，所述第一焊盘被构造为与所述半导体衬底电性连接，所述第二焊盘被构造为与所述半导体衬底绝缘；所述第一电连接部为所述第一焊盘，所述第二电连接部为所述第二焊盘。
[0025]作为本申请上述半导体芯片的一种改进，所述芯片本体具有边缘无效区以及有效区，所述芯片单元和所述切割道位于所述有效区，所述第一电连接部位于所述边缘无效区；所述第二电连接部与所述第一电连接部通过所述导电连接层导电连接。
[0026]作为本申请上述半导体芯片的一种改进，所述第一电连接部通过金属通孔与所述半导体衬底电性连接，以使所述第一电连接部接地设置。
[0027]作为本申请上述半导体芯片的一种改进，所述第一电连接部通过引线接地连接。
[0028]作为本申请上述半导体芯片的一种改进，所述芯片本体包括：顶层金属层；所述导电连接层层叠布置于所述顶层金属层的表面；或者，所述导电连接层与所述顶层金属层同层设置。
[0029]本申请的第二方面提供一种超声换能器的制备方法，其包括：
[0030]提供一第一方面所述的半导体芯片，并在所述半导体芯片的第一表面形成压电薄膜；其中，所述半导体芯片具有相对的第一表面和第二表面，所述半导体芯片的第一表面为所述半导体芯片设置有导电连接层的表面；
[0031]对所述压电薄膜进行极化；
[0032]断开所述半导体芯片的导电连接层。
[0033]本申请的第二方面提供的超声换能器的制备方法，在半导体芯片上形成压电薄膜，并对压电薄膜进行极化，使得压电薄膜中的压电材料分子形成统一的电偶极子取向，而具有良好的压电性能。然后断开导电连接层，使得芯片单元内的第一电路结构与第一电连接部的电性连接断开，使得每个超声换能器独立。如此布置，不仅解决了极化过程中的电路击穿问题，而且使得每个超声换能器之间独立，不会影响功本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片，应用于超声换能器，其特征在于，所述半导体芯片包括：芯片本体，所述芯片本体包括半导体衬底，所述半导体衬底被构造为在所述超声换能器极化过程中接地连接；所述半导体衬底上形成有第一电路结构以及第一电连接部；所述第一电连接部与所述半导体衬底电性连接，所述第一电路结构与所述半导体衬底绝缘；导电连接层，所述导电连接层电性连接于所述第一电连接部和所述第一电路结构之间，以使所述第一电路结构在所述超声换能器极化过程中的累积电荷经由所述导电连接层和所述第一电连接部导出。2.根据权利要求1所述的半导体芯片，其特征在于，所述第一电路结构包括第一电路，所述第一电路与所述半导体衬底绝缘；所述第一电路通过所述导电连接层与所述第一电连接部电性连接。3.根据权利要求2所述的半导体芯片，其特征在于，所述第一电路结构还包括第二电连接部，所述第二电连接部与所述半导体衬底绝缘；所述第二电连接部通过所述导电连接层与所述第一电连接部电性连接。4.根据权利要求3所述的半导体芯片，其特征在于，所述第二电连接部与所述第一电路电性连接；或者，所述第二电连接部与所述第一电路相互独立。5.根据权利要求4所述的半导体芯片，其特征在于，所述芯片本体包括多个阵列排布的芯片单元，相邻所述芯片单元之间具有间隔，以形成切割道；所述第二电连接部和所述第一电路均位于所述芯片单元内，至少部分所述导电连接层位于所述切割道。6.根据权利要求5所述的半导体芯片，其特征在于，每个所述芯片单元内设置有至少一个所述第二电连接部；各所述芯片单元的所述第二电连接部均通过所述导电连接层连接于所述第一电连接部。7.根据权利要求6所述的半导体芯片，其特征在于，每个所述芯片单元内设置有多个所述第二电连接部，其中至少一个所述第二电连接部与所述第一电路电性连接，其中至少一个所述第二电连接部与所述第一电路相互独立。8.根据权利要求5
‑
7任一项所述的半导体芯片，其特征在于，所述第一电连接部位于所述切割道。9.根据权利要求8所述的半导体芯片，其特征在于，所述切割道内设置有多个所述第一电连接部；所述第二电连接部与任一所述第一电连接部通过所述导电连接层导电连接。10.根据权利要求9所述的半导体芯片，其特征在于，所述第二电连接部与其所在的所述芯片单元相邻的所述第一电连接部通过所述导电连接层导电连接。11.根据权利要求8所述的半导体芯片，其特征在于，所述第一电连接部为设置于所述切割道内的电性测试焊盘；所述第二电连接部为设置于所述芯片单元内的连接焊盘。12.根据权利要求5
‑
7任一项所述的半导体芯片，其特征在于，所述第一电连接部和所述第二电连接部均位于所述芯片单元。13.根据权利要求12所述的半导体芯片，其特征在于，所述导电连接层连接的所述第一电连接部和所述第二电连接部位于同一所述芯片单元；或者，所述导电连接层连接的所述第一电连接部和所述第二电连接部位于不同的所述芯片单元。
14.根据权利要求13所述的半导体芯片，其特征在于，在所述导电连接层连接的所述第一电连接部和所述第二电连接部位于不同的所述芯片单元时，所述第一电连接部所在的芯片单元与所述第二电连接部所在的芯片单元相邻。15.根据权利要求12所述的半导体芯片，其特征在于，所述芯片单元内设置有第一焊盘和第二焊盘，所述第一焊盘被构造为与所述半导体衬底电性连接，所述第二焊盘被构造为与所述半导体衬底绝缘；所述第一电连接部为所述第一焊盘，所述第二电连接部为所述第二焊盘。16.根据权利要求5
‑
7任一项所述的半导体芯片，其特征在于，所述芯片本体具有边缘无效区以及有效区，所述芯片单元...

【专利技术属性】
技术研发人员：许钰旺，韦亚，杜灿鸿，匡毫喜，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：发明
国别省市：