【技术实现步骤摘要】
一种重离子注入型集成超结器件及制造方法
[0001]本专利技术属于半导体工艺制造
，涉及一种重离子注入型集成超结器件及制造方法。
技术介绍
[0002]高压LDMOS因其输入阻抗高、损耗低、开关速度快、安全工作区宽的特性和易于集成的特点，一直作为功率集成电路中的核心器件，广泛用于移动通信、汽车电子、LED照明等各个领域中。横向器件由于源极、栅极、漏极都在同一表面，易于通过内部连接与其他器件及电路集成，被广泛运用于功率集成电路中。横向器件设计中，要求器件具有高的击穿电压，低的比导通电阻。常用的技术包括横向超结和表面场降低(RESURF)技术，都是通过在漂移区中引入相反的电荷补偿层，在关态时与漂移区相互耗尽达到优化电场并增加漂移区掺杂浓度的目的，从而降低开态时的比导通电阻。但由于JFET效应的影响，常规超结的条宽不能做到很窄，浓度无法进一步提高，其对器件性能的改善已经越来越接近极限，如何提高超结的掺杂浓度，在保证耐压的同时进一步降低比导通电阻，是器件改进的核心问题。
技术实现思路
[0003]本专利技术针对...
【技术保护点】
【技术特征摘要】
1.一种重离子注入型集成超结器件，其特征在于包括：第一导电类型衬底(11)、第二导电类型漂移区(21)、第一导电类型阱区(12)、第二导电类型阱区(22)，第一导电类型埋层(13)、第二导电类型埋层(23)，第一导电类型top层(14)、第二导电类型top层(24)，第一导电类型埋层(15)、第二导电类型埋层(25)，第一导电类型重掺杂区(16)，第二导电类型重掺杂区A(26)和第二导电类型重掺杂区B(27)，第一介质氧化层(31)、第二介质栅氧化层(32)，控制栅多晶硅电极(41)；其中，第二导电类型漂移区(21)位于第一导电类型半导体衬底(11)上方，第一导电类型阱区(12)位于第二导电类型漂移区(21)中的左侧；第二导电类型阱区(22)位于第二导电类型漂移区(21)中的右侧，第二导电类型重掺杂区B(27)位于第二导电类型阱区(22)内部右上方，第一导电类型重掺杂区(16)和第二导电类型重掺杂区A(26)位于第一导电类型阱区(12)中；第一介质氧化层(31)位于第二导电类型漂移区(21)上方，第二介质栅氧化层(32)位于第一导电类型阱区(12)上方且部分位于第二导电类型漂移区(21)上方；控制栅多晶硅电极(41)覆盖在第二介质栅氧化层(32)的上表面并部分延伸至第一介质氧化层(31)的上表面；第二导电类型漂移区(21)内的中部设有第一导电类型埋层(13)与第二导电类型埋层(23)，第二导电类型埋层(23)的底部和第一导电类型埋层(13)的上表面相接，两者共同构成微米超结；第二导电类型漂移区(21)内的顶部设有第二导电类型top层(14)与第一导电类型top层(24)，第一导电类型top层(14)的上表面与第二导电类型top层(24)的下表面相接，两者共同构成微米超结；第一导电类型埋层(15)和第二导电类型埋层(25)形成的亚微米超结位于第一导电类型top层(14)与第二导电类型埋层(23)之间，且第一导电类型埋层(15)和第二导电类型埋层(25)构成的超结之间有间距或连接在一起；其中重掺杂的掺杂浓度大于1E18 cm
‑3。2.根据权利要求1所述的一种重离子注入型集成超结器件，其特征在于：亚微米超结采用重离子注入，所采用N型重离子为砷，所采用P型重离子为二氟化硼。3.根据权利要求1所述的一种重离子注入型集成超结器件，其特征在于：第一导电类型埋层(13)、第二导电类型埋层(23)、第一导电类型top层(14)、第二导电类型top层(24)、第一导电类型埋层(15)、第二导电类型埋层(25)均使用厚度大于6微米的光刻胶阻挡高能注入，并采用同一张掩模版，降低工艺成本。4.根据权利要求1所述的一种重离子注入型集成超结器件，其特征在于：亚微米超结结深小于1μm，其浓度大于1e16cm
‑3量级。5.根据权利要求1所述的一种重离子注入型集成超结器件，其特征在于：亚微米超结在漂移区内进行多次注入。6.根据权利要求1所述的一种重离子注入型集成超结器件，其特征在于：亚微米超结为半超结，其长度从源端到第二导电类型漂移区(21)的中间位置；或其长度从第二导电类型漂移区(21)的中间位置到漏端。7.根据权利要求1所述的一种重离子注入型集成超结器件，其特征在于：亚微米超结和埋层在靠近漏端处分为多段。8.根据权利要求1所述的一种重离子注入型集成超结器件，其特征在...
【专利技术属性】
技术研发人员：章文通，刘雨婷，吴凌颖，郭新凯，孙燕，乔明，李肇基，张波，
申请(专利权)人：电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。