离散式电路元件的制作方法技术

一种离散式电路元件的制作方法：在第一基板一表面上形成一第一导电线路；在第二基板一表面上形成第二导电线路；在对应两导电线路间，各电性夹置一电路元件晶粒；在该两基板间未被占满的空间填充与基板相同或相似材质的材料，以将电路元件晶粒完全包封成包夹矩阵；在矩阵表面沿相邻每两排元件间垂直向下深入切割形成一深槽，到达反对面基板表面下，并于相邻元件间分别露出两导电线路；形成一导电体填满该深槽，并分别电性接触露出的两导电线路；沿着每条导电体于中央部份切割，到达其底部，以将导电体切分成电性分离的两对称部份；垂直于深槽，沿着相邻每两排元件间垂直向下深入切割成一深槽，到达反对面基板表面下；将个别离散元件打散分离。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关于电路元件及其制作方法。特定而言，本专利技术有关于一种适于自动化大量生产，适用于电子电路中的离散式电路元件(discrete circuit components)及其制作方法。由于离散元件形式的电路元件，其在各式各样电子电路中的用量相当大，且其单位售价相对于其它诸如晶体管等的主动元件又不高，故乃是极为适于，或者是说，极需要自动化的大量生产。从另一角度而言，此种数量大而低单价的元件，若无法利用自动化高速生产，便难以具有商业上的竞争力。离散式电路元件有着多种型式的包装(packaging)，常见者诸如导线型包装(leaded package)。基于小型化的需求，表面黏着技术(SMT，surface-mount technology)型式的离散式元件，已逐渐变成微型化电子装置所需采用的电子元件，故以低成本进行高速率的大量生产，乃是此类离散式电路元件的制造所必须采行的方向。不过，公知技术之中制作此等离散式电路元件的方法，仍无法完全脱离人工加工的步骤。例如，有些型式的离散式二极管电路元件，仍需要倚赖高比例的人工生产步骤。另一方面，有些已经自动化的离散式电路元件制造方法，仍然采用了仿真人工动作的拾取置放(pick-and-place)，机械手臂式的动作。此类设备虽可将人工干预的程度减低，但由于其一次只能拾取并置放单一只电路元件的限制，故在其整个电路元件的工艺之中，形成了明显的流程瓶颈。为达前述目的，本专利技术提供一种离散式电路元件，该元件包含有一电路元件晶粒，其具有至少一第一与一第二电极。一第一基板，其一表面上有电性连结至该电路元件晶粒的该第一电极的一导电线路，与一第二基板，其一表面上有电性连结至该电路元件晶粒的该第二电极的一导电线路。一第一电极端面电性地连结至该第一基板的该导电线路且互相垂直，而一第二电极端面则电性连结至该第二基板的该导电线路且互相垂直。其中，第一与第二基板互相平行且包夹该电路元件晶粒，第一基板的该导电线路朝向该第二基板的该导电线路延伸的相反方向延伸，且该第一与第二基板之间未被该电路元件晶粒与该些导电线路所占满的空间被填充以与该第一与第二基板相同材质的材料，以将该电路元件晶粒完全加以包封，且该第一与第二电极端面各对向延伸至该第一或第二基板的外表面上。本专利技术并提供一种，其步骤包含有(a)在一第一基板的一表面上形成一个矩阵多数个的第一导电线路；(b)对应地在一第二基板的一表面上形成一个矩阵多数个的第二导电线路；(c)在该第一及第二基板的该些对应第一及第二导电线路之间，各电性地夹置一电路元件晶粒；(d)在该第一与第二基板之间未被占满的空间填充以与该第一与第二基板相同或相似材质的材料，以将该些电路元件晶粒完全加以包封，以形成包夹矩阵；(e)在该包夹矩阵的表面上，沿着相邻每两排元件之间垂直向下深入切割形成一深槽，到达反对面基板的表面以下，并于两相邻元件之间分别露出一元件的该第一导电线路及另一相邻元件的该第二导电线路；(f)在该每一深槽之中形成一条导电体，填满该深槽，并分别电性接触该两相邻元件的该些露出的该第一及第二导电线路；(g)沿着每一条该导电体，于中央部份切割，到达该导电体底部，以将该导电体切分成电性分离的两对称部份；(h)垂直于该些深槽，沿着相邻每两排元件之间垂直向下深入切割形成一深槽，到达反对面基板的表面以下；与(i)将该些个别离散元件打散分离。本专利技术的前述目的及其它特征与优点，在参考所附图式而于后面的说明文字之中，配合说明而非限定性质的较佳实施例进行详细说明之后，当可更易于获得了解。图8为一横截面图，其显示图7的构造侧视图在切割深槽切割完成之后的构造细节；图9为一横截面图，其显示图8中的切割深槽被填入导电性材质的情形；附图说明图10为一横截面图，其显示图9中导电性材质填充再度进行一次切割的处理，以形成一道垂直深入的切槽；图11为一横截面图，其显示图10中的深入切槽深切到达可将导电材质体切分为互相电性分离的两个部份；与图12为一透视图，其显示本专利技术的离散式元件在打散成分离的个体之前的整片矩阵形片状构造。图1A与图1B显示本专利技术离散式电路元件可以利用一片大面积的基板作为基础，以制作离散式电路元件。注意到图1A与图1B中基板100的差异，实质仅在于其元件反对表面(图中的下表面)上的凹槽102A及102B的截面形状，其中槽102A具有大致V形的截面形状，而槽102B则为长而宽，大致为矩形的截面形状。其间截面形状差异的作用，将于后面有所说明。应予指出的是，在本专利技术的电路元件及其制作方法之中，基板100在工艺的初期阶段中作为多个，而非单一个，个别元件的整体而为共同的承载基础。基板上的所有多个离散式元件，由工艺的初期开始，随着制作步骤而逐渐形成其构造。所有的离散式元件，在工艺的初期阶段，利用整片大面积的基板而以有规则的方式整齐排列而形成，例如，一个二维的矩阵。只有在工艺的后期阶段，当个别的离散式电路元件都制作完成时，才会利用对基板100进行分割，而将个别的元件互相分离开来。在此应注意到，本专利技术所公开的离散式电路元件构造及其制作方法，在较佳实施例之中，其最后个别元件个体在互相分离之后，即已完成所有的制造处理程序。此些程序包含了测试处理的程序，因此，依据本专利技术的工艺所制造的离散式元件，在最后一道个体分离的处理程序完成之后，只需剔除测试不合格的元件个体，即可直接进行元件产品包装的处理。本专利技术所揭示此种元件个体分离之后立即可以进行包装的工艺方法，在离散元件制造的整体效率上有其重大的意义。由于公知技术的离散元件制造方法须测试并包装个别的元件，其每一个元件在测试及包装时必须个别进行抓取，以调整测试及包装所必要的正确方向，这不但形成工艺速度的瓶颈，且在元件变得越来越微型化时，其抓取转向动作也变得越来越形困难。相比之下，本专利技术的工艺方法，可以在各别元件的个体由整片的矩阵之中分离出来之前，直接利用其原有的正确方向进行电性测试，并在分离的同时，利用其原有的正确方向，直接包装于，例如，卷带之中。换句话说，本专利技术的工艺方法完全省却了测试及包装步骤中的元件抓取及调整转向的动作，排除了工艺速度瓶颈。在本专利技术一较佳实施例之中，图1A及图1B中所显示的基板100可以利用，例如，模制方法(molding)，以适当的基体材料制成。如同可以理解的，基板100基本上是为一片展开的薄板，其元件反对表面上的凹槽102A或102B，都可利用模制的方法制作成形。于图1A与图1B的透视图中，在此基板100的表面上，首先形成多只电路元件的导电线路112。图2A与图2B分别为图1A与图1B中基板100的另一透视图，其中显示基板100反对于其与电路元件连结的相反表面，即导电线路112所形成的表面上，利用适当制作或加工方法，形成有互相正交的，切入其表面的凹槽102A与104，以及102B与104。如同前述，适当的模造，或诸如刀具切割等机械加工的方法，即可以在基板100的外表面上形成此些预定的凹槽。此些切入基板表面的凹槽，如同后面所将说明的，可在工艺后段，方便于个别离散式元件的个体互相分离。在图2A与图2B中分别由互相垂直的凹槽102A与104以及102B与104所围绕的每一矩形个空间，如图中以参考标号106所标示的，各都为容纳一个电路元件本文档来自技高网...

【技术保护点】
一种离散式电路元件的制作方法，其特征是，其步骤包含有：（ａ）在第一基板一表面上形成一个矩阵多数个的第一导电线路；（ｂ）对应地在一第二基板的一表面上形成一个矩阵多数个的第二导电线路；（ｃ）在该第一及第二基板的该些对应第一及第二导电 线路之间，各电性地夹置一电路元件晶粒；（ｄ）在该第一与第二基板之间未被占满的空间填充以与该第一与第二基板相同或相似材质的材料，以将该些电路元件晶粒完全加以包封，以形成包夹矩阵；（ｅ）在该包夹矩阵的表面上，沿着相邻每两排元件之间垂直向 下深入切割形成一深槽，到达反对面基板的表面以下，并于两相邻元件之间分别露出一元件的该第一导电线路及另一相邻元件的该第二导电线路；（ｆ）在该每一深槽之中形成一条导电体，填满该深槽，并分别电性接触该两相邻元件的该些露出的该第一及第二导电线路 ；（ｇ）沿着每一条该导电体，于中央部份切割，到达该导电体底部，以将该导电体切分成电性分离的两对称部份；（ｈ）垂直于该些深槽，沿着相邻每两排元件之间垂直向下深入切割形成一深槽，到达反对面基板的表面以下；与（ｉ）将该些个别离散元件打 散分离。...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈文隆，
申请(专利权)人：典琦科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]