埋孔离散式电路元件及其制作方法技术

本发明专利技术公开了一种埋孔离散式电路元件的制作方法，在基板一面形成一矩阵复数个的元件晶粒面导电线路，每一晶粒面导电线路含电性独立的两导电段；（ｂ）在基板另一面形成一矩阵复数个的焊接面导电线路，每一焊接面导电线路含电性独立的两导电段，且该晶粒面导电线路的该两导电段以内埋导电物质镀覆贯穿孔而电性地分别与该焊接面导电线路的该两导电段电性连结；（ｃ）在晶粒导电线路的第一导电段上定置一元件晶粒，并将该晶粒的第一电极电性地连结至该晶粒导电线路的第一导电段；（ｄ）将第二电极也电性地联结至第二导电段；（ｅ）以绝缘物质气密地完全包覆该基板第一表面上的该些元件晶粒及其所有导电线路；（ｆ）切割该被气密封的基板。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种电路元件及其制作方法。特别涉及一种适于自动化大量生产，适用于电子电路中的离散式电路元件(discrete circuitcomponents)及其制作方法。
技术介绍
如二极管(diode)、晶体管(transistor)、电阻(resistor)和电容(capacitor)等主动及被动式电路元件(active and passive circuitcomponents)，乃是广泛应用于电子电路中的电路元件。不论是小信号(signal)或较大功率(power)用途的，线性(linear)或数字(digital)性质的电路，皆需应用到此些不同性质的离散式电路元件。除了整合于集成电路的中的二极管、电阻与电容外，离散元件(discrete component)形式的二极管、电阻与电容元件，是使用量极大的电子零件。由于离散元件形式的电路元件在各式各样电子电路中的用量相当大，且其单位售价相对于其它诸如晶体管等的主动元件又不高，因此是极为适于，或者是说，极需要自动化的大量生产。从另一角度而言，此种数量大而低单价的元件，若无法利用自动化高速生产，便难以具有商业上的竞争力。离散式电路元件有着多种型式的包装(packaging)，常见者诸如导线型包装(leaded package)。基于小型化的需求，表面粘着技术(SMT，surface-mount technology)型式的离散式元件，已逐渐变成微型化电子装置所需采用的电子元件，故以低成本进行高速率的大量生产，乃是此类离散式电路元件的制造所必须遵循的方向。不过，公知技术中制作此等离散式电路元件的方法，仍无法完全脱离人工加工的步骤。例如，有些型式的离散式二极管电路元件，仍需要倚赖高比例的人工生产步骤。另一方面，有些已经自动化的离散式电路元件制造方法，其所采用的工艺步骤中包含了二道以上的钻孔操作。由于板材的机械性钻孔动作需要一定的操作时间及定位精确度，基与每一个双电极元件通常皆需要进行至少二次钻孔，因此亦在整体工艺中形成瓶颈。因此，公知技术中采用二片以上钻孔板材的工艺，无可避免地会需要较长的工艺时间，并需求较为精密的定位准确度操作。此两因素皆会增加元件的单位制作成本。
技术实现思路
因此，本专利技术的目的在于提供一种埋孔离散式电路元件及其制造方法，其元件构造可适合于SMD型式的，诸如EIA标准的芯片尺寸，而其制造方法则可适于进行低成本的大量生产。为实现前述目的，本专利技术提供一种埋孔离散式电路元件的制作方法，其步骤包含有(a)，在一基板的第一表面上形成一个矩阵的复数个的元件晶粒面的导电线路，每一个该些晶粒面导电线路各包含有电性互相独立的一第一导电段及一第二导电段；(b)，对应地在该基板反对于该第一表面的第二表面上形成一个矩阵复数个的焊接面导电线路，每一个该些焊接面导电线路各包含有电性互相独立的一第一导电段及一第二导电段，且该晶粒面导电线路的该第一及第二导电段以内埋导电物质的镀覆贯穿孔而电性地分别与该焊接面导电线路的该第一及第二导电段电性连结；(c)，在该第一表面的晶粒导电线路的第一导电段上定置一元件晶粒，并将该晶粒的第一电极电性地连结至该晶粒导电线路的第一导电段；(d)，将该元件晶粒的第二电极电性地连结至该晶粒导电线路的该第二导电段；(e)，以电性绝缘物质水气密地完全包覆该基板第一表面上的该些元件晶粒及其所有导电线路；(f)，切割该被水气密封的基板，以将所有该些元件晶粒分割成为个体独立的离散式电子元件。本专利技术并提供一种埋孔离散式电路元件，该元件包含有一基板，一元件晶粒，及电性绝缘的包覆物质，其第一表面上形成有一元件晶粒面导电线路，其包含有电性互相独立的一第一导电段及一第二导电段；其反对于该第一表面的第二表面上形成有一焊接面导电线路，其包含有电性互相独立的一第一导电段及一第二导电段；一第一镀覆贯穿孔，内埋导电物质，并将该晶粒面导电线路的该第一导电段电性地与该焊接面导电线路的该第一导电段电性连结；及一第二镀覆贯穿孔，内埋导电物质，并将该晶粒面导电线路的该第二导电段电性地与该焊接面导电线路的该第二导电段电性连结。元件晶粒被定置于该第一表面的晶粒导电线路的第一导电段上，该晶粒的第一电极电性地连结至该晶粒导电线路的第一导电段；且该晶粒的第二电极电性地连结至该晶粒导电线路的该第二导电段。电性绝缘物质则以水气密封的方式完全包覆该基板第一表面上的该些元件晶粒及其所有导电线路。附图说明图1是本专利技术埋孔离散式电路元件一较佳实施例的基板的晶粒面平面图；图2是图1基板的焊接面的平面图；图3是图1的局部放大图，显示基板晶粒面的初始导电线路的构造细节；图4是图1及2的基板的横截面图； 图5是横截面图，显示一离散式电路元件被定置于基板的晶粒面上，并形成元件电极的电性连结；图6是横截面图，显示图5的离散式电路元件被水密性材料包覆；图7是横截面图，显示图6的基板构造被切割成分离的离散式电路元件；图8及图9是立体图，分别显示制造完成并经切割分离的离散式电路元件的单体构造。具体实施例方式图中的各图分别显示本专利技术埋孔离散式电路元件较佳实施例制作方法中数个选定的过程步骤的视图。此些包含了上视图、横截面图以及透视图等的各种视图，分别显示本专利技术埋孔离散式电路元件制作各个步骤阶段中的阶段性构造。下面的说明文字中将配合此些选定的阶段性步骤，针对本专利技术埋孔离散式电路元件制作方法的一较佳实施例来进行详细说明。图1是本专利技术埋孔离散式电路元件一较佳实施例的基板晶粒面平面图。如图所示，用以承载整个矩阵排列的，典型多达数百个离散式电路元件的基板100，晶粒面110的表面上有多个离散式电路元件的初始导电线路111，112，...及114等，排列于二维正交的矩阵中。相对于图1的晶粒面的初始导电线路，基板100在其图1的晶粒面110的反对表面，亦即元件的焊接面，亦有一个由多个初始导电线路211，212，...及214等，排列于对应的矩阵中。图2是图1基板的焊接面的平面图，其表面上亦有多个离散式电路元件的初始导电线路排列于矩阵中。注意到图2的基板焊接面210是图1的基板晶粒面110水平翻转所显示的焊接面导电线路矩阵排列图形。此可由图1及图2中晶粒面110的线路111是与焊接面210的线路211对应，线路112与212对应，...及114与214对应而得以理解。在每一个离散元件的初始导电线路中(包含晶粒面及焊接面)，在大致位于导电线路的中心位置，各皆形成有一贯穿孔，实质上垂直贯穿基板100的整个厚度。例如，图1及图2中的导电线路111及对应的211中，贯穿有一贯通孔131，在导电线路112及对应的212中则贯穿有一贯通孔132。每一贯穿孔与其对应在基板的晶粒面及焊接面上的导电线路的相对位置关系，显示于图3与图4中。图3是图1的局部放大图，其显示基板晶粒面的初始导电线路的构造细节，而图4则为图1及2的基板的横截面图。图1、图2及图3中，每一个以虚线所围绕的大致矩形的区域，如同后面所将说明的，代表一个离散电子元件的实体范围。例如图3所示，虚线121所标示的范围是本专利技术一个完整埋孔离散式电子元件的实体范围，其中，于范围121内大致中心处，如虚线区域151所标示的位置，是元件晶粒所将定置的位置。注意到图3的确平面图所显示，导电本文档来自技高网...

【技术保护点】
一种埋孔离散式电路元件的制作方法，其特征在于：步骤包含有：（ａ）在一基板的第一表面上形成一个矩阵复数个的元件晶粒面导电线路，每一个该些晶粒面导电线路各包含有电性互相独立的一第一导电段及一第二导电段；（ｂ）对应地在该基板反对于 该第一表面的第二表面上形成一个矩阵复数个的焊接面导电线路，每一个该些焊接面导电线路各包含有电性互相独立的一第一导电段及一第二导电段，且该晶粒面导电线路的该第一及第二导电段以内埋导电物质的镀覆贯穿孔而电性地分别与该焊接面导电线路的该第一及第二导电段电性连结；（ｃ）在该第一表面的晶粒导电线路的第一导电段上定置一元件晶粒，并将该晶粒的第一电极电性地连结至该晶粒导电线路的第一导电段；（ｄ）将该元件晶粒的第二电极电性地连结至该晶粒导电线路的该第二导电段；（ｅ）以 电性绝缘物质水气密地完全包覆该基板第一表面上的该些元件晶粒及其所有导电线路；（ｆ）切割该被水气密封的基板，以将所有该些元件晶粒分割成为个体独立的离散式电子元件。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈文隆，
申请(专利权)人：典琦科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]