一种FPGA中配置存储器自测试的方法及装置制造方法及图纸

本发明专利技术提供一种FPGA中配置存储器自测试的方法及装置。该方法包括：首先，将所述FPGA中所有多路选择器MUX的输入锁定为相同电平；基于并行形式的移位链，向所述配置存储器中写入第一预设向量；然后，基于所述移位链对所述配置存储器进行读取，得到第一读出数据；在所述第一读出数据和第一预设向量一致时，基于所述移位链，向所述配置存储器中写入第二预设向量；基于所述移位链对所述配置存储器进行读取，得到第二读出数据；在所述第二读出数据和第二预设向量一致时，判定所述配置存储器通过测试。如此，实现测试通路并行化，加快测试速度，将MUX输入端固定为相同电平，避免短路问题。对分布式存储器进行自动遍历测试，不限定读写向量，从而完成测试工作。从而完成测试工作。从而完成测试工作。

【技术实现步骤摘要】
一种FPGA中配置存储器自测试的方法及装置


[0001]本说明书一个或多个实施例涉及电子
，尤其涉及一种FPGA中配置存储器自测试的方法及装置。

技术介绍

[0002]目前，现场可编程门阵列(FieldProgrammableGateArray，简称FPGA),它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
[0003]然而，当前FPGA中各个子模块例如可编程逻辑功能块(Configurable LogicBlocks，简称CLB)、数字信号处理器(DigitalSignalProcess，简称DSP)、嵌入式系统(EmbeddedSystem，简称EMB)等有相应的测试电路，但是缺少针对于分布式配置存储器(ConfigurationMemory，简称cfgmem)的内建自测试电路(Built
‑
InSelf
‑
Test，简称BIST)。原因是FPGA中含有很多独热编码多路选择器(OneHotMultiplexer，简称OneHotMUX)，通用的BIST方法会造成芯片短路。现有的方法测试时间漫长，成本随规模增大呈几何倍数增长，导致测试成本高昂。

技术实现思路

[0004]本专利技术描述一种FPGA中配置存储器自测试的方法及装置，可以解决上述技术问题。
[0005]根据第一方面，提供一种FPGA中配置存储器自测试的方法。该方法包括：
[0006]在所述FPGA的内建自测试BIST信号为有效时，将所述FPGA中所有多路选择器MUX的输入锁定为相同电平；基于并行形式的移位链，向所述配置存储器中写入第一预设向量；基于所述移位链对所述配置存储器进行读取，得到第一读出数据；在所述第一读出数据和第一预设向量一致时，基于所述移位链，向所述配置存储器中写入第二预设向量；基于所述移位链对所述配置存储器进行读取，得到第二读出数据；在所述第二读出数据和第二预设向量一致时，判定所述配置存储器通过测试。
[0007]在一些实施例中，在所述FPGA的内建自测试BIST信号为有效之前，所述方法还包括：将配置存储器配置成为实际使用的模式，初始化配置寄存器。
[0008]在一些实施例中，在所述第一读出数据和第一预设向量不一致时，判定所述配置存储器未通过测试。
[0009]在一些实施例中，在所述第二读出数据和第二预设向量不一致时，判定所述配置存储器未通过测试。
[0010]在一些实施例中，所述将所述FPGA中所有多路选择器MUX的输入锁定为相同电平，包括：把输入到所述多路选择器MUX的信号都置为高电平或者低电平。
[0011]在一些实施例中，所述基于并行形式的移位链为以下中的一种：4位移位链，8位移位链或者16位移位链。
[0012]在一些实施例中，第一预设向量中的向量元素均为1，第二预设向量中的向量元素均为0。
[0013]根据第二方面，提供一种FPGA中配置存储器自测试的装置。该装置包括：
[0014]输入锁定模块，用于在所述FPGA的BIST信号为有效时，将所述FPGA中所有多路选择器MUX的输入锁定为相同电平；第一写入模块，用于基于并行形式的移位链，向所述配置存储器中写入第一预设向量；第一读取模块，用于基于所述移位链对所述配置存储器进行读取，得到第一读出数据；第二写入模块，用于在所述第一读出数据和第一预设向量一致时，基于所述移位链，向所述配置存储器中写入第二预设向量；第二读取模块，用于基于所述移位链对所述配置存储器进行读取，得到第二读出数据；测试判定模块，用于在所述第二读出数据和第二预设向量一致时，判定所述配置存储器通过测试。
[0015]在一些实施例中，所述测试判定模块还用于：在所述第一读出数据和第一预设向量不一致时，判定所述配置存储器未通过测试。
[0016]在一些实施例中，所述测试判定模块还用于：在所述第二读出数据和第二预设向量不一致时，判定所述配置存储器未通过测试。
[0017]在一些实施例中，所述基于并行形式的移位链为以下中的一种：4位移位链，8位移位链或者16位移位链。
[0018]在本说明书实施例提供的上述方法和装置中，通过把测试通路并行化，加快了测试速度，使用自测试通路后，自动将所有输入到多路选择器MUX的信号都设定为相同的电平，避免短路问题的出现。对分布式存储器进行自动遍历测试，随意进行读写校验，完成测试工作。
附图说明
[0019]为了更清楚地说明本专利技术实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0020]图1示出本说明书实施例提供的一种FPGA中配置存储器自测试的方法的流程示意图；
[0021]图2示出本说明书实施例提供的一种FPGA中配置存储器以网格状分布在全芯片中的示意图；
[0022]图3示出本说明书实施例提供的一种FPGA中配置存储器现有的内建自测试BIST方法造成芯片短路的示意图；
[0023]图4示出本说明书实施例提供的一种FPGA中配置存储器自测试的方法的并行测试通路示意图；
[0024]图5示出本说明书实施例提供的一种FPGA中配置存储器自测试的装置的结构示意图。
具体实施方式
[0025]下面结合附图，对本说明书提供的方案进行描述。
[0026]为了使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本申请实施例中的技术方案进行描述。
[0027]在本申请实施例的描述中，“示例性的”、“例如”或者“举例来说”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”、“例如”或者“举例来说”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”、“例如”或者“举例来说”等词旨在以具体方式呈现相关概念。
[0028]在本申请实施例的描述中，术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B这三种情况。另外，除非另有说明，术语“多个”的含义是指两个或两个以上。
[0029]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
[0030]图1示出本说明书实施例提供的一种FPGA中配置存储器自测试的方法的流程示意图，如图1所示，该方法包括以下步骤：
[0031]步骤S100，判定FPGA的内建自测试BIST使能信号是否有效。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA中配置存储器自测试的方法，其特征在于，所述方法包括：在所述FPGA的内建自测试BIST信号为有效时，将所述FPGA中所有多路选择器MUX的输入锁定为相同电平；基于并行形式的移位链，向所述配置存储器中写入第一预设向量；基于所述移位链对所述配置存储器进行读取，得到第一读出数据；在所述第一读出数据和第一预设向量一致时，基于所述移位链，向所述配置存储器中写入第二预设向量；基于所述移位链对所述配置存储器进行读取，得到第二读出数据；在所述第二读出数据和第二预设向量一致时，判定所述配置存储器通过测试。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述第一读出数据和第一预设向量不一致时，判定所述配置存储器未通过测试。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述第二读出数据和第二预设向量不一致时，判定所述配置存储器未通过测试。4.根据权利要求1所述的方法，其特征在于，所述将所述FPGA中所有多路选择器MUX的输入锁定为相同电平，包括：把输入到所述多路选择器MUX的信号都置为高电平或者低电平。5.根据权利要求1所述的方法，其特征在于，所述基于并行形式的移位链为以下中的一种：4位移位链，8位移位链或者16位移位链。6.根据权利要求1所述的方法，其特征...

【专利技术属性】
技术研发人员：王潘丰，王海力，
申请(专利权)人：京微齐力北京科技股份有限公司，
类型：发明
国别省市：