具有接触跨接线的集成电路制造技术

公开了一种集成电路。该集成电路包括沿第一方向延伸的第一有源区和第二有源区，沿基本上垂直于第一方向的第二方向延伸并且跨过第一有源区和第二有源区的第一栅极线以及包括在第一有源区上方与第一栅极线交叉的第一导电图案和在第一栅极线上方沿第二方向延伸并连接到第一导电图案的第二导电图案的第一接触跨接线。触跨接线。触跨接线。

【技术实现步骤摘要】
具有接触跨接线的集成电路
[0001]本申请是申请日为2018年2月8日的题为“具有接触跨接线的集成电路”的专利技术专利申请No.201810131037.6的分案申请。
[0002]优先权声明
[0003]本申请要求于2017年2月8日向韩国知识产权局提交的韩国专利申请号10
‑
2017
‑
0017676以及于2017年6月28日向韩国知识产权局提交的韩国专利申请号10
‑
2017
‑
0081831的优先权，其公开内容通过引用整体并入本文。


[0004]本专利技术构思涉及集成电路，尤其涉及标准单元、包括标准单元的标准单元库、集成电路以及用于设计集成电路的计算机实现方法和计算系统。

技术介绍

[0005]集成电路可以基于标准单元来设计。具体而言，可以通过布置定义集成电路的标准单元(标准单元“布置”)并布线标准单元来生成集成电路的布局。随着半导体工艺的设计规则变得更小，诸如图案大小之类的布局的方面可能变得更小，从而可以满足设计规则。具体地，在包括诸如finFET之类的鳍的集成电路的示例中，鳍的节距可能不得不减小，这又导致标准单元中的有源区具有更小的占用面积。因此，可以减小标准单元的“高度”(布局中的标准单元的尺寸)。

技术实现思路

[0006]根据本专利技术构思的一个方面，提供了一种集成电路，包括：第一有源区和第二有源区，均沿第一方向延伸；第一栅极线，沿与第一方向基本上垂直的第二方向跨过第一有源区和第二有源区纵向延伸；以及第一接触跨接线，包括在所述第一有源区上方跨过所述第一栅极线的第一导电图案和在所述第一栅极线上方沿所述第二方向纵向延伸并与所述第一导电图案连接的第二导电图案。
[0007]根据本专利技术构思的另一方面，提供了一种集成电路，包括：第一有源区和第二有源区，均沿第一方向延伸；沿第一方向彼此间隔开的第一栅极线和第二栅极线，第一栅极线和第二栅极线中的每一个沿基本上垂直于第一方向的第二方向跨过第一有源区和第二有源区纵向延伸；以及第一接触跨接线，包括在第一有源区上方跨过第一栅极线和第二栅极线的第一导电图案和在集成电路的俯视图中观看时在第一栅极线和第二栅极线之间沿第二方向纵向延伸并连接到第一导电图案的第二导电图案。
[0008]根据本专利技术构思的另一方面，提供了一种集成电路，包括：第一有源区和第二有源区，沿第一方向延伸并且沿基本上垂直于第一方向的第二方向间隔开，使得沿所述第二方向存在介于所述第一有源区与所述第二有源区之间的中间区，第一栅极线和第二栅极线，沿所述第一方向彼此间隔开，所述第一栅极线和所述第二栅极线中的每一个沿第二方向跨过所述第一有源区和所述第二有源区以及所述中间区纵向延伸，接触跨接线，包括在第一
有源区上方跨过第一栅极线的第一导电图案和在第一栅极线上方沿第二方向纵向延伸并连接到第一导电图案的第二导电图案，第一通孔和第二通孔，在第一和第二有源区之间的中间区中沿第一方向彼此对准，所述第一通孔设置在所述第二导电图案上，所述第二通孔位于所述第二栅极线上方；以及第一金属层，包括在所述第一有源区上方沿所述第一方向延伸的第一金属图案、在第二有源区上方沿第一方向延伸的第二金属图案以及在中间区中沿第二方向延伸并分别设置在第一通孔和第二通孔上的多个第三金属图案。
[0009]根据本专利技术构思的另一方面，提供了一种集成电路，包括：衬底，具有第一有源区和第二有源区，均沿第一方向伸长并且沿基本上垂直于第一方向的第二方向间隔开；以及中间区，沿所述第二方向介于第一有源区和第二有源区之间，沿所述第一方向彼此间隔开的栅极线，所述栅极线中的每一个沿第二方向跨过所述第一有源区和第二有源区以及所述中间区纵向延伸；接触层，在所述衬底上并且具有在所述衬底上方的水平面处基本上共面的上表面，所述接触层包括接触跨接线，所述接触跨接线包括沿所述第一方向伸长并在所述衬底的所述第一有源区上方沿所述第一方向跨过所述栅极线中的至少一个的第一导电图案和在所述衬底的所述中间区的至少一部分上方沿所述第二方向从第一导电图案纵向延伸的第二导电图案，在所述接触层上的通孔层，通孔中的每一个在所述接触中的相应一个的上表面上延伸，并且所述通孔层包括设置在衬底的中间区上方并且沿第一方向彼此对准的多个通孔，以及在通孔层上的第一金属化层，并且其中第一金属化层中的仅一个金属迹线在第一有源区上方延伸，第一金属化层中的仅一个金属迹线在第二有源区上方延伸，并且每个金属迹线沿第一方向跨过栅极线延伸。
附图说明
[0010]根据以下结合附图进行的本专利技术构思的示例的详细描述，将更清楚地理解本专利技术构思，在附图中：
[0011]图1示出具有不同高度的第一标准单元和第二标准单元；
[0012]图2A是根据本专利技术构思的集成电路的示例的平面图；
[0013]图2B是根据本专利技术构思的集成电路的另一个示例的平面图；
[0014]图3是沿图2A中的线X1a
‑
X1a
′
和X1b
‑
X1b
′
截取的图2A的集成电路的各个部分的截面图；
[0015]图4是根据本专利技术构思的集成电路的示例的平面图；
[0016]图5是沿图4中的线X2a
‑
X2a
′
和X2b
‑
X2b
′
截取的截面图；
[0017]图6是根据本专利技术构思的集成电路的示例的平面图；
[0018]图7是沿图6中的线X3a
‑
X3a
′
和X3b
‑
X3b
′
截取的截面图；
[0019]图8是根据本专利技术构思的集成电路的示例的平面图；
[0020]图9是沿图8中的线X4a
‑
X4a
′
和X4b
‑
X4b
′
截取的截面图；
[0021]图10是图8的集成电路的透视图；
[0022]图11是根据本专利技术构思的集成电路的示例的平面图；
[0023]图12是沿图11中的线X5a
‑
X5a
′
和X5b
‑
X5b
′
截取的截面图。
[0024]图13、14、15、16、17、18和19是根据本专利技术构思的集成电路的示例的平面图；
[0025]图20A示出了标准单元的示例的符号；
[0026]图20B是图20A的标准单元的电路图；
[0027]图21A是根据本专利技术构思的集成电路的示例的平面图；
[0028]图21B是与图21A的示例相比还包括第一金属层的集成电路的示例的平面图；
[0029]图21C是与图21B的示例相比还包括第二金属层的集成电路的示例的平面图；
[0030]图22是沿图21C中的线X6a
‑
X6a
′
和X6b
‑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：衬底中的第一有源区和第二有源区，所述第一有源区和所述第二有源区沿第一方向延伸，沿第二方向彼此分离，并且位于第一水平面上；第一接触，设置在所述第一有源区上，并且位于与所述第一水平面不同的第二水平面上；以及第二接触，沿所述第一方向和所述第二方向延伸，与所述第一接触和所述第一有源区重叠，电耦接到所述第一接触，并且位于与所述第一水平面和所述第二水平面不同的第三水平面上。2.根据权利要求1所述的集成电路，还包括：第三接触，设置在所述第二有源区上，位于所述第二水平面上，并且电耦接到所述第二接触。3.根据权利要求1所述的集成电路，其中所述第一有源区包括：第一有源部分，对应于第一类型的第一晶体管的漏极；以及第二有源部分，对应于第一类型的第二晶体管的漏极或第一类型的第一晶体管的源极，并且所述第二有源区包括与不同于所述第一类型的第二类型的第三晶体管的漏极或源极相对应的有源部分。4.根据权利要求1所述的集成电路，其中所述第二接触包括：第一部分，沿所述第一方向延伸，与所述第一接触和所述第一有源区重叠；以及第二部分，沿所述第二方向延伸，电耦接到所述第一部分。5.根据权利要求4所述的集成电路，还包括：第三接触，设置在所述第二有源区上，位于所述第二水平面上，并电耦合到所述第二接触，其中，所述第二接触还包括：第三部分，沿所述第一方向延伸，沿所述第二方向与所述第一部分分离，电耦接到所述第一部分和所述第二部分，并且与所述第二有源区和所述第三接触重叠。6.根据权利要求4所述的集成电路，还包括：第一栅极线和第二栅极线，沿所述第二方向延伸，并且位于所述第二水平面上，所述第一栅极线和所述第二栅极线沿所述第一方向以规则间隔彼此分离；以及所述第二接触上的通孔，其中，所述第二接触的所述第二部分设置在所述第一栅极线和所述第二栅极线之间。7.根据权利要求6所述的集成电路，其中所述第一接触是晶体管的源极接触或漏极接触之一，并且其中所述第一栅极线是PMOS栅极线，并且所述第二栅极线是NMOS栅极线。8.根据权利要求4所述的集成电路，还包括：第一栅极线，沿所述第二方向延伸，并且位于所述第二水平面上；以及所述第二接触上的通孔，其中，所述第二接触的所述第二部分设置在所述第一栅极线上方。9.根据权利要求1所述的集成电路，其中所述集成电路是与或非逻辑电路的一部分。
10.根据权利要求1所述的集成电路，其中所述第二接触具有L形、H形、T形或I形。11.根据权利要求1所述的集成电路，还包括：第一金属图案，至少沿所述第一方向延伸，位于与所述第一水平面、所述第二水平面和所述第三水平面不同的第四水平面上，并且至少与所述第一接触或所述第二接触重叠。12.根据权利要求11所述的集成电路，还包括：第一通孔，将所述第一金属图案耦接到所述第一接触，所述第一通孔在所述第一金属图案和所述第一接触之间；以及第二通孔，将所述第一金属图案耦接到所述第二接触，所述第二通孔在所述第一金属图案和所述第二接触之间。13.根据权利要求1所述的集成电路，还包括：电源轨，至少沿所述第一方向延伸，位于与所述第一水平面、所述第二水平面和所述第三水...

【专利技术属性】
技术研发人员：都桢湖，宋泰中，李昇映，郑钟勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：