CMOS器件后端互连结构及其形成方法技术

一种CMOS器件后端互连结构及其形成方法，其中CMOS器件后端互连结构包括：衬底，所述衬底内具有导电层，且所述衬底暴露出所述导电层的顶部表面；位于所述衬底上的介质结构；位于所述介质结构内的接触孔，所述接触孔暴露出所述导电层的顶部表面；位于所述导电层顶部表面的保护层；位于所述接触孔内的导电插塞，所述导电插塞与所述保护层电连接。利用所述保护层降低在清洗处理的过程中对所述导电层的刻蚀损伤，使得所述导电层的高度保持不变，进而减小所述接触孔的深宽比的增加。保证形成所述导电插塞的材料能够充分的沉积至所述接触孔的底部，使得所述导电插塞与所述导电层之间的电接触性提升，进而提升最终形成的半导体结构的性能。性能。性能。

【技术实现步骤摘要】
CMOS器件后端互连结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种CMOS器件后端互连结构及其形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，集成电路的集成度越来越高。在半导体器件的后段工艺(back
‑
end
‑
of
‑
line，BEOL)中，需要形成互连结构，相应的，集成电路中半导体器件的互连结构排布也更为密集，互连结构之间因寄生电容等原因而产生的RC延迟(RC delay)对半导体器件的影响越来越大。
[0003]为了解决上述问题，现有技术开始采用低K介电材料(low
‑
k)或超低K介电材料(ultra low
‑
k)形成互连结构的层间介质层，以降低导电插塞之间的寄生电容，进而减小RC延迟。随着工艺节点的减小，后段工艺的可靠性提高和RC延迟降低变得越来越困难。为增强界面的相互作用并提高通孔的填充能力，许多新的材料被引进相应的工艺。
[0004]与此同时，现有技术采用电阻系数更小的铜来取代本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS器件后端互连结构，其特征在于，包括：衬底，所述衬底包括基底以及位于所述基底上的器件层，所述器件层内具有器件结构、以及与所述器件结构连接的导电层，所述器件层暴露出所述导电层的顶部表面；位于所述衬底上的介质结构；位于所述介质结构内的接触孔，所述接触孔暴露出所述导电层的顶部表面；位于所述导电层顶部表面的保护层；位于所述接触孔内的导电插塞，所述导电插塞与所述保护层电连接。2.如权利要求1所述的CMOS器件后端互连结构，其特征在于，所述保护层的材料包括：钽、铬、铌、钛和镍中的一种或多种。3.如权利要求1所述的CMOS器件后端互连结构，其特征在于，所述保护层的厚度为1纳米～3纳米。4.如权利要求1所述的CMOS器件后端互连结构，其特征在于，所述导电层的材料包括：铜。5.如权利要求1所述的CMOS器件后端互连结构，其特征在于，还包括：位于所述接触孔的侧壁以及所述保护层的顶部表面的阻挡层。6.如权利要求5所述的CMOS器件后端互连结构，其特征在于，所述阻挡层的材料包括：钽、氮化钽、钛、氮化钛、碳化钨、钴或钌。7.如权利要求1所述的CMOS器件后端互连结构，其特征在于，所述导电插塞的材料包括：钽、氮化钽、钴、铜、钌、钼、钨或铝。8.如权利要求1所述的CMOS器件后端互连结构，其特征在于，所述介质结构包括：位于所述衬底上的刻蚀停止层、以及位于所述刻蚀停止层上的介质层。9.如权利要求8所述的CMOS器件后端互连结构，其特征在于，所述刻蚀停止层的材料包括：AlN、Al2O3、SiN、SiCN、SiON、SiOC和AlON中的一种或多种。10.如权利要求8所述的CMOS器件后端互连结构，其特征在于，所述介质层的材料包括：SiO2、SiN、SiOC、SiOCH、SiON和SiC中的一种或多种。11.一种CMOS器件后端互连结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括基底以及位于所述基底上的器件层，所述器件层内具有器件结构、以及与所述器件结构连接的导电层，所述器件层暴露出所述导电层的顶部表面；在所述衬底上形成介质结构；刻蚀所述介质结构，在所述介质结构内形成接触孔，所述接触孔暴露出所述导电层的顶部表面；对...

【专利技术属性】
技术研发人员：刘继全，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：