一种开关控制电路及控制开关制造技术

本发明专利技术提供了一种开关控制电路及控制开关，包括储能模块、时间控制模块和第一下拉模块；储能模块用于给时间控制模块供电；时间控制模块用于在电源上电时控制第一下拉模块将待控制开关的控制端的电平强下拉持续第一预设时间，在上电时间超过第一预设时间后使待控制开关的第一阻抗由低阻态切换至高阻态；还用于在电源下电后，控制第一下拉模块在下电时间超过第二预设时间后使待控制开关的第一阻抗由高阻态切换至低阻态。本发明专利技术可以控制开关的开启和关闭时间，并在开关开和关的时候提供合适的阻抗，增强开关的抗干扰能力，降低供电系统的功耗。统的功耗。统的功耗。

【技术实现步骤摘要】
一种开关控制电路及控制开关


[0001]本专利技术涉及集成电路领域，尤指一种开关控制电路及控制开关。

技术介绍

[0002]现有技术中，一种开关的连接方式如图7所示，供电系统的输入端连接电源VDD，输出端连接开关M1的控制端G，开关M1的输出端连接虚拟地S。当VDD上电时，供电系统迅速提供合适的V
GS
，开关M1迅速打开；当VDD掉电时，供电系统将V
GS
的电荷泄干净至0将M1关闭，关闭的时间为G点和S点的RC常数。
[0003]上述电路容易受干扰影响。为了增强抗干扰能力，不希望开关M1迅速开启和关闭；又由于电路系统通常有响应时间要求，所以也不希望开关M1开启和关闭的时间过慢。
[0004]当开关M1打开时，此时G端电压高于S端电压，为了使供电系统的功耗最小化，希望G端至S端的充放电电流尽可能小，即G与S之间需要高阻态；当开关M1关闭时，当D1或D2有大跳变，会通过M1的寄生电容耦合G和S，导致开关M1开启，因此希望G和S之间低阻态，以便增强抗干扰能力。
[0005]在一些系统中（如光耦继电器），需要对开关进行时间和阻抗的控制。因此需要设计一种开关控制电路，以控制M1的开关时间和G、S之间的阻抗转换。

技术实现思路

[0006]本专利技术的目的是为了克服现有技术中存在的至少部分不足，提供一种开关控制电路及控制开关。
[0007]本专利技术提供的技术方案如下：一种开关控制电路，包括储能模块、时间控制模块、第一下拉模块和第二下拉模块；所述储能模块的输入端与电源相连，其输出端与所述时间控制模块相连；所述时间控制模块的输入端与所述电源相连；所述第一下拉模块的第一端与待控制开关的控制端相连，其第二端与虚拟地相连，其控制端与所述时间控制模块的第一输出端相连；所述储能模块用于给所述时间控制模块供电；所述时间控制模块用于在所述电源上电时控制所述第一下拉模块将所述待控制开关的控制端的电平强下拉持续第一预设时间，在上电时间超过第一预设时间后使所述待控制开关的第一阻抗由低阻态切换至高阻态，所述第一阻抗为所述待控制开关的控制端与所述虚拟地之间的阻抗；所述时间控制模块还用于在所述电源下电后，控制所述第一下拉模块在下电时间超过第二预设时间后使所述待控制开关的第一阻抗由高阻态切换至低阻态。
[0008]在一些实施例中，所述时间控制模块包括一RC滤波模块；所述RC滤波模块包括第一电阻、第一电容和第二反相器；
所述第一电阻的一端与所述电源相连，另一端分别与所述第一电容的一端和所述第二反相器的输入端相连；所述第一电容的另一端连接虚拟地；所述第二反相器的输出端与所述时间控制模块的第一输出端相连。
[0009]在一些实施例中，还包括第二下拉模块；所述第二下拉模块的第一端与所述待控制开关的控制端相连，其第二端与虚拟地相连，其控制端与所述时间控制模块的第二输出端相连；所述时间控制模块还用于在系统处于有电状态，且其第一输出端为低电平时，使所述第二下拉模块的第一端相对第二端的阻抗为高阻态；所述第二下拉模块用于在系统处于无电状态时使所述待控制开关的第一阻抗持续维持在低阻态。
[0010]在一些实施例中，所述储能模块包括一二极管和第二电容；所述二极管的正极与所述电源相连，负极分别与所述第二电容的一端、所述时间控制模块相连；所述第二电容的另一端连接虚拟地。
[0011]在一些实施例中，所述第一下拉模块包括第二MOS管；所述第二MOS管的栅极与所述时间控制模块的第一输出端相连，漏极与所述待控制开关的控制端相连，源极与所述虚拟地相连。
[0012]在一些实施例中，所述第二下拉模块包括一负载电阻和与第四MOS管；所述负载电阻的一端与所述第四MOS管的栅极相连，另一端分别与所述第四MOS管的漏极、所述待控制开关的控制端相连；所述第四MOS管的栅极与所述时间控制模块的第二输出端相连，源极与所述虚拟地相连。
[0013]在一些实施例中，所述时间控制模块包括一RC滤波模块、第一反相器和第三MOS管；所述RC滤波模块的输入端与所述电源相连，其输出端与所述第一反相器的输入端相连，所述第一反相器的输出端与所述第三MOS管的栅极相连，所述第三MOS管的源极与所述虚拟地相连；所述RC滤波模块的输出端与所述时间控制模块的第一输出端相连，所述第三MOS管的漏极与所述时间控制模块的第二输出端相连。
[0014]在一些实施例中，所述RC滤波模块包括第一电阻、第一电容和第二反相器；所述第一电阻的一端与所述电源相连，另一端分别与所述第一电容的一端和所述第二反相器的输入端相连；所述第一电容的另一端连接所述虚拟地；所述第二反相器的输出端为所述RC滤波模块的输出端。
[0015]本专利技术还提供一种控制开关，包括前面任一项的开关控制电路和一开关，所述开关控制电路与所述开关电连接。
[0016]通过本专利技术提供的一种开关控制电路及控制开关，至少能够带来以下有益效果：本专利技术可以控制待控制开关的开启和关闭时间，并在待控制开关开和关的时候提供合适的
阻抗，且控制阻抗转换的时间，可以增强待控制开关的抗干扰能力，降低供电系统的功耗；还可以增强系统在无电状态下待控制开关的抗干扰能力。
附图说明
[0017]下面将以明确易懂的方式，结合附图说明优选实施方式，对一种开关控制电路及控制开关的上述特性、技术特征、优点及其实现方式予以进一步说明。
[0018]图1是本专利技术提供的一种开关控制电路的一个实施例的电路结构示意图；图2是本专利技术提供的一种开关控制电路的另一个实施例的电路示意图；图3是本专利技术提供的一种开关控制电路的另一个实施例的电路结构示意图；图4是本专利技术提供的一种开关控制电路的另一个实施例的电路示意图；图5是图4所示电路的时序图；图6是使用本专利技术提供的开关控制电路的开关系统的结构示意图；图7是现有技术中一种开关系统的结构示意图。
具体实施方式
[0019]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对照附图说明本专利技术的具体实施方式。显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
[0020]为使图面简洁，各图中只示意性地表示出了与本专利技术相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘制了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
[0021]在本专利技术的一个实施例中，如图1、图6所示，一种开关控制电路10，连接在待控制开关M1的控制端与虚拟地S之间，用于控制开关M1的开启和关闭的时间以及伴随的阻抗转换的时间。所述阻抗转换是指开关M1的控制端G与虚拟地S之间的阻抗状态的转换。阻抗状态包括低阻态和高阻态。
[0022]虚拟地是电路中保持恒定参考电位的节点，它可能未连接到“实际地”。本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种开关控制电路，其特征在于，包括储能模块、时间控制模块和第一下拉模块；所述储能模块的输入端与电源相连，其输出端与所述时间控制模块相连；所述时间控制模块的输入端与所述电源相连；所述第一下拉模块的第一端与待控制开关的控制端相连，其第二端与虚拟地相连，其控制端与所述时间控制模块的第一输出端相连；所述储能模块用于给所述时间控制模块供电；所述时间控制模块用于在所述电源上电时控制所述第一下拉模块将所述待控制开关的控制端的电平强下拉持续第一预设时间，在上电时间超过第一预设时间后使所述待控制开关的第一阻抗由低阻态切换至高阻态，所述第一阻抗为所述待控制开关的控制端与所述虚拟地之间的阻抗；所述时间控制模块还用于在所述电源下电后，控制所述第一下拉模块在下电时间超过第二预设时间后使所述待控制开关的第一阻抗由高阻态切换至低阻态。2.根据权利要求1所述的开关控制电路，其特征在于，所述时间控制模块包括一RC滤波模块；所述RC滤波模块包括第一电阻、第一电容和第二反相器；所述第一电阻的一端与所述电源相连，另一端分别与所述第一电容的一端和所述第二反相器的输入端相连；所述第一电容的另一端连接虚拟地；所述第二反相器的输出端与所述时间控制模块的第一输出端相连。3.根据权利要求1所述的开关控制电路，其特征在于，还包括第二下拉模块；所述第二下拉模块的第一端与所述待控制开关的控制端相连，其第二端与虚拟地相连，其控制端与所述时间控制模块的第二输出端相连；所述时间控制模块还用于在系统处于有电状态，且其第一输出端为低电平时，使所述第二下拉模块的第一端相对第二端的阻抗为高阻态；所述第二下拉模块用于在系统处于无电状态时使所述待控制开关的第一阻抗持续维持在低阻态。4.根据权利要求1
‑
3任一项所述的开关控制电路，其特征在于，所述...

【专利技术属性】
技术研发人员：张仁富，
申请(专利权)人：荣湃半导体上海有限公司，
类型：发明
国别省市：