半导体装置制造方法及图纸

在实施方式的半导体装置中，第一以及第二开关电路串联连接在第一端子与第二端子之间。第三开关电路位于第一端子以及第一开关电路之间的第一节点与第一电阻元件之间。第四开关电路位于第一开关电路以及第二开关电路之间的第二节点与基准电源之间。控制电路将第一～第四开关电路切换为导通状态或非导通状态。第一、第三、第五、第七延迟电路位于第一～第四开关电路与控制电路之间，分别使将第一～第四开关电路从导通状态向非导通状态切换的第一、第二、第三、第四控制信号延迟。第二、第四、第六、第八延迟电路位于第一～第四开关电路与控制电路之间，分别使将第一～第四开关电路从非导通状态向导通状态切换的第一、第二、第三、第四控制信号延迟。控制信号延迟。控制信号延迟。

【技术实现步骤摘要】
半导体装置
[0001]本申请以日本专利申请2021
‑
150593号(申请日：2021年9月15日)为基础申请来享受优先权。本申请通过参照该基础申请而包括基础申请的全部内容。


[0002]实施方式涉及半导体装置。

技术介绍

[0003]高频半导体开关电路在智能手机等无线通信终端中，被用于按无线信号的每个频带切换信号路线。通常，高频半导体开关的开关电路由FET(Field Effect Transistor)构成，通过FET的导通/非导通(ON/OFF)来切换信号路线。
[0004]然而，高频半导体开关电路在切换FET的ON/OFF时，存在着根据FET的动作定时而在开关切换中如开路或者短路那样VSWR(电压驻波比)变高、使电力效率恶化这一问题。

技术实现思路

[0005]实施方式提供对于无线信号VSWR低且电力效率良好的半导体装置。
[0006]本实施方式涉及的半导体装置具备输入高频信号的第一端子、和输出高频信号的第二端子。第一以及第二开关电路串联连接在第一端子与第二端子之间。第三开关电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具备：第一端子，输入高频信号；第二端子，输出所述高频信号；第一以及第二开关电路，串联连接在所述第一端子与所述第二端子之间；第三开关电路，设置在所述第一端子以及所述第一开关电路之间的第一节点与第一电阻元件之间，经由所述第一电阻元件与基准电源连接；第四开关电路，连接在所述第一开关电路以及所述第二开关电路之间的第二节点与所述基准电源之间；控制电路，将所述第一～第四开关电路切换为导通状态或者非导通状态；第一延迟电路，设置在所述第一开关电路与所述控制电路之间，在从所述控制电路向所述第一开关电路发送的第一控制信号将所述第一开关电路从导通状态向非导通状态切换时，使该第一控制信号延迟；第二延迟电路，设置在所述第一开关电路与所述控制电路之间，在所述第一控制信号将所述第一开关电路从非导通状态向导通状态切换时，使该第一控制信号延迟；第三延迟电路，设置在所述第二开关电路与所述控制电路之间，在从所述控制电路向所述第二开关电路发送的第二控制信号将所述第二开关电路从导通状态向非导通状态切换时，使该第二控制信号延迟；第四延迟电路，设置在所述第二开关电路与所述控制电路之间，在所述第二控制信号将所述第二开关电路从非导通状态向导通状态切换时，使该第二控制信号延迟；第五延迟电路，设置在所述第三开关电路与所述控制电路之间，在从所述控制电路向所述第三开关电路发送的第三控制信号将所述第三开关电路从导通状态向非导通状态切换时，使该第三控制信号延迟；第六延迟电路，设置在所述第三开关电路与所述控制电路之间，在所述第三控制信号将所述第三开关电路从非导通状态向导通状态切换时，使该第三控制信号延迟；第七延迟电路，设置在所述第四开关电路与所述控制电路之间，在从所述控制电路向所述第四开关电路发送的第四控制信号将所述第四开关电路从导通状态向非导通状态切换时，使该第四控制信号延迟；以及第八延迟电路，设置在所述第四开关电路与所述控制电路之间，在所述第四控制信号将所述第四开关电路从非导通状态向导通状态切换时，使该第四控制信号延迟。2.根据权利要求1所述的半导体装置，其特征在于，所述第一～第四开关电路分别由一个或者多个场效应晶体管FET构成。3.根据权利要求1所述的半导体装置，其特征在于，所述第一～第八延迟电路分别由RC电路构成。4.根据权利要求3所述的半导体装置，其特征在于，所述RC电路具备电阻元件和电容元件，所述电阻元件连接在所述控制电路与所述第一～第四开关电路的任意一个开关电路之间，所述电容元件连接在所述电阻元件和所述第一～第四开关电路的任意一个开关电路之间的节点与接地之间。5.根据权利要求1所述的半导体装置，其特征在于，所述第一～第四开关电路、所述第一～第八延迟电路以及所述控制电路设置在一个半
导体芯片内。6.根据权利要求1所述的半导体装置，其特征在于，在将所述第一以及第二开关电路从导通状态向非导通状态切换、将所述第三以及第四开关电路从非导通状态向导通状态切换的情况下，所述第六延迟电路将所述第三控制信号向所述第三开关电路输出，然后，所述第一以及第三延迟电路将所述第一以及所述第二控制信号分别向所述第一以及第二开关电路输出，再之后，所述第八延迟电路将所述第四控制信号向所述第四开关电路输出。7.根据权利要求1所述的半导体装置，其特征在于，在将所述第一以及第二开关电路从非导通状态向导通状态切换、将所述第三以及第四开关电路从导通状态向非导通状态切换的情况下，所述第七延迟电路将所述第四控制信号向所述第四开关电路输出，然后，所述第二以及第四延迟电路将所述第一控制信号以及所述第二控制信号分别向所述第一以及第二开关电路输出，再之后，所述第五延迟电路将所述第三控制信号向所述第三开关电路输出。8.根据权利要求6所述的半导体装置，其特征在于，在将所述第一以及第二开关电路从非导通状态向导通状态切换、将所述第三以及第四开关电路从导通状态向非导通状态切换的情况下，所述第七延迟电路将所述第四控制信号向所述第四开关电路输出，然后，所述第二以及第四延迟电路将所述第一控制信号以及所述第二控制信号分别向所述第一以及第二...

【专利技术属性】
技术研发人员：加藤聪，有本秀夫，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：