具有背栅极的横向双极结型晶体管制造技术

本发明专利技术涉及具有背栅极的横向双极结型晶体管，揭示双极结型晶体管的结构以及形成双极结型晶体管的结构的方法。该结构包括：具有阱的衬底，包括第一凸起半导体层的第一端子，包括第二凸起半导体层的第二端子，以及在该第一端子的该第一凸起半导体层与该第二端子的该第二凸起半导体层间沿横向方向设置的基极层。该基极层与该阱具有重叠布置。该结构还包括在该第一端子与该衬底、该第二端子与该衬底、以及该基极层与该衬底间沿垂直方向设置的介电层。层。层。

【技术实现步骤摘要】
具有背栅极的横向双极结型晶体管
[0001]相关申请的交叉参考
[0002]本申请要求2021年10月12日提交的美国临时专利申请号63/254,782以及2021年12月9日提交的美国临时专利申请号63/287,656的权益，其整体通过参考包含于此。


[0003]本揭示通常涉及半导体装置及集成电路制造，尤其涉及双极结型晶体管(bipolar junction transistor)的结构以及形成双极结型晶体管的结构的方法。

技术介绍

[0004]双极结型晶体管是一种多端子(multi
‑
terminal)电子装置，其包括发射极(emitter)、集电极(collector)，以及布置于该发射极与集电极之间的本征基极(intrinsic base)。在NPN双极结型晶体管中，发射极及集电极由n型半导体材料组成，而本征基极由p型半导体材料组成。在PNP双极结型晶体管中，发射极及集电极由p型半导体材料组成，而本征基极由n型半导体材料组成。在操作期间，基极
‑
发射极结为正向偏置，基极
‑
集电极结为反向偏置，并可通过基极
‑
发射极电压控制集电极
‑
发射极电流。
[0005]异质结(heterojunction)双极型晶体管是双极结型晶体管的变体，其中，端子的半导体材料具有不同的能带隙，从而形成异质结。例如，异质结双极型晶体管的集电极及/或发射极可由硅构成，而异质结双极型晶体管的本征基极可由硅
‑
锗构成，其由与硅相比较窄的能带隙表征。
[0006]需要改进的双极结型晶体管的结构以及形成双极结型晶体管的结构的方法。

技术实现思路

[0007]在本专利技术的一个实施例中，提供一种横向双极结型晶体管的结构。该结构包括：衬底，包括阱(well)；第一端子，包括第一凸起半导体层；第二端子，包括第二凸起半导体层；以及基极层，在该第一端子的该第一凸起半导体层与该第二端子的该第二凸起半导体层之间沿横向方向设置。该基极层与该阱具有重叠布置。该结构还包括在该第一端子与该衬底、该第二端子与该衬底、以及该基极层与该衬底之间沿垂直方向设置的介电层。
[0008]在本专利技术的一个实施例中，提供一种形成形成横向双极结型晶体管的结构的方法。该方法包括：在衬底中形成阱，形成包括第一凸起半导体层的第一端子，形成包括第二凸起半导体层的第二端子，以及形成在该第一端子的该第一凸起半导体层与该第二端子的该第二凸起半导体层之间沿横向方向设置的基极层。该基极层与该阱具有重叠布置，以及在该第一端子与该衬底、该第二端子与该衬底、以及该基极层与该衬底之间沿垂直方向设置介电层。
附图说明
[0009]包含于并构成本说明书的一部分的附图示例说明本专利技术的各种实施例，并与上面
所作的有关本专利技术的概括说明以及下面所作的有关该些实施例的详细说明一起用以解释本专利技术的该些实施例。
[0010]图1显示依据本专利技术的实施例处于制程方法的初始制造阶段的结构的顶视图。
[0011]图2显示大体沿图1中的线2
‑
2所作的剖视图。
[0012]图3显示处于图1之后的制造阶段的该结构的顶视图。
[0013]图4显示大体沿图3中的线4
‑
4所作的剖视图。
[0014]图5显示处于图3之后的制造阶段的该结构的顶视图。
[0015]图6显示大体沿图5中的线6
‑
6所作的剖视图。
[0016]图7显示处于图6之后的制造阶段的该结构的剖视图。
[0017]图8显示处于图7之后的制造阶段的该结构的剖视图。
[0018]图9显示处于图8之后的制造阶段的该结构的顶视图。
[0019]图10显示大体沿图9中的线10
‑
10所作的剖视图。
[0020]图10A显示大体沿图9中的线10A
‑
10A所作的剖视图。
[0021]图11显示依据本专利技术的替代实施例处于制程方法的初始制造阶段的结构的剖视图。
[0022]图12显示处于图11之后的制造阶段的该结构的剖视图。
具体实施方式
[0023]请参照图1、2并依据本专利技术的实施例，绝缘体上半导体(semiconductor
‑
on
‑
insulator；SOI)衬底包括定义半导体层的装置层(device layer)12、介电层14，以及衬底16。装置层12通过中间的介电层14与衬底16隔开，且远薄于衬底16。装置层12可由单晶半导体材料例如单晶硅或单晶硅锗组成，并可经掺杂而具有例如p型导电性，且介电层14可由介电材料例如二氧化硅组成。介电层14具有与衬底16的下交界面(lower interface)15以及与装置层12的上交界面(upper interface)13。装置层12通过介电层14与衬底16电性隔离。在一个实施例中，装置层12可具有在约4纳米(nm)至约10纳米的范围内的厚度，且装置层12可用以制造全耗尽绝缘体上硅(fully
‑
depleted silicon
‑
on
‑
insulator；FDSOI)装置结构。
[0024]通过在一组注入条件下的离子注入向衬底16中引入掺杂物，如单箭头24所示，从而在衬底16中形成阱22。由有机光阻组成的注入掩膜21可通过旋涂制程施加，经预烘烤、暴露于通过光掩膜投射的光、曝光后烘烤，以及用化学显影剂显影，以在阱22的预定位置的该光阻中定义开口19。位于注入掩膜21中的开口19至少部分确定阱22的位置及水平尺寸。在此方面，注入掩膜21的厚度及阻止能力足以阻止在掩蔽区中的装置层12及衬底16的注入。该注入条件(例如，离子种类、剂量、动能)可经选择以调节阱22的电性及物理特性。
[0025]在一个实施例中，阱22可由半导体材料组成，其经掺杂而具有与衬底16相反的导电类型。在一个实施例中，阱22可由以一定浓度的n型掺杂物(例如，砷或磷)掺杂而提供n型导电性的半导体材料组成。阱22可提供背栅极(back
‑
gate)，其可在装置操作期间使用，以电性偏置该横向双极结型晶体管。阱22可与介电层14与衬底16之间的界面15共同延伸。
[0026]请参照图3、4，其中类似的附图标记表示图1、2中类似的特征，且在下一制造阶段，通过蚀刻制程形成开口20，该开口完全穿过装置层12，并可部分地穿过介电层14。为此，施
加并图案化硬掩膜(hardmask)18以形成开口，该开口位于开口20的预期位置处的装置层12的一部分上方。硬掩膜18可由介电材料例如氮化硅组成，并可通过光刻及蚀刻制程图案化。开口20的位置及水平尺寸由位于硬掩膜18中的上方开口确定。开口20可与阱22纵向及横向对齐，但长度可短于阱22，以允许后续后接触阱22。
[0027]开口20的下部在介电层14本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种横向双极结型晶体管的结构，其特征在于，该结构包括：衬底，包括阱；第一端子，包括第一凸起半导体层；第二端子，包括第二凸起半导体层；基极层，在该第一端子的该第一凸起半导体层与该第二端子的该第二凸起半导体层间沿横向方向设置，该基极层与该阱具有重叠布置；以及介电层，在该第一端子与该衬底、该第二端子与该衬底、以及该基极层与该衬底间沿垂直方向设置。2.如权利要求1所述的结构，其特征在于，该基极层完全设置于该介电层上方。3.如权利要求2所述的结构，其特征在于，该基极层与该介电层的一部分共同延伸。4.如权利要求1所述的结构，其特征在于，该介电层包括与该阱对齐的凹槽，该凹槽部分地穿过该介电层，且该基极层包括位于该凹槽内部的一部分。5.如权利要求4所述的结构，其特征在于，该介电层具有一厚度，且该凹槽穿过该介电层的该厚度的约一半。6.如权利要求1所述的结构，其特征在于，该衬底具有第一导电类型，且该阱具有与该第一导电类型相反的第二导电类型。7.如权利要求6所述的结构，其特征在于，该第一导电类型为p型，且该第二导电类型为n型。8.如权利要求1所述的结构，其特征在于，还包括：装置层，由半导体材料组成，该装置层设置于该介电层上，其中，该第一凸起半导体层设置于该装置层的第一区段上，该第二凸起半导体层设置于该装置层的第二区段上，且该基极层在该装置层的该第一区段与该装置层的该第二区段间穿过该装置层。9.如权利要求1所述的结构，其特征在于，还包括：接触，与该阱耦接。10.如权利要求9所述的结构，其特征在于，该介电层包括开口，且该接触包括设置于该开口内部的一部分。11...

【专利技术属性】
技术研发人员：宇宏，S，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：