环形双极型晶体管制造技术

本公开涉及半导体结构，更具体地涉及环形双极型晶体管和制造方法。该结构包括：衬底材料；集电极区，其平行于衬底材料并位于衬底材料上方；内基极区，其围绕集电极区；发射极区，其位于内基极区上方；以及外基极区，其接触内基极区。基极区。基极区。

【技术实现步骤摘要】
环形双极型晶体管


[0001]本公开涉及半导体结构，更具体地涉及环形双极型晶体管和制造方法。

技术介绍

[0002]双极型晶体管可以是竖直(vertical)晶体管或横向晶体管。在竖直双极型晶体管中，载流子沿竖直方向流动。由于集电极区形成在距晶片表面较深的位置，集电极电阻增加，从而限制了晶体管的性能，特别是对于高速操作。此外，晶体管需要高浓度的掩埋层、集电极外延层和深沟槽隔离等。因此，工艺步骤数增多，成本也因此增加。另一方面，横向双极型晶体管在结构上比竖直双极型晶体管简单。此外，在横向双极型晶体管中，集电极电极可以直接与集电极区接触，这有利于高速操作。

技术实现思路

[0003]在本公开的一方面，一种结构包括：衬底材料；集电极区，其平行于所述衬底材料并位于所述衬底材料上方；内基极区(intrinsic base region)，其围绕所述集电极区；发射极区，其位于所述内基极区上方；以及外基极区(extrinsic base region)，其接触所述内基极区。
[0004]在本公开的一方面，一种结构包括：集电极区，其包括第一半导体材料并平行于下伏(underlying)衬底的表面延伸；内基极区，其包括第二半导体材料并围绕所述集电极区延伸；外基极区，其接触所述内基极区并从所述下伏衬底竖直向上延伸；以及发射极区，其接触所述内基极区并从所述下伏衬底竖直向上延伸。
[0005]在本公开的一方面，一种方法包括：形成集电极区，所述集电极区平行于衬底材料并位于所述衬底材料上方；形成内基极区，所述内基极区围绕所述集电极区；形成发射极区，所述发射极区位于所述内基极区上方；以及形成外基极区，所述外基极区接触所述内基极区。
附图说明
[0006]本公开在下面的具体实施方式中通过本公开的示例性实施例的非限制性示例的方式参考所指出的多个附图进行描述。
[0007]图1示出了根据本公开的一些方面的除其他特征之外的起始衬底以及相应的制造工艺。
[0008]图2示出了根据本公开的一些方面的除其他特征之外的具有位于外延材料上方的侧壁间隔物(spacer)的虚设(牺牲)材料以及相应的制造工艺。
[0009]图3示出了根据本公开的一些方面的除其他特征之外的图案化的材料堆叠以及相应的制造工艺。
[0010]图4示出了根据本公开的一些方面的除其他特征之外的集电极区以及相应的制造工艺。
[0011]图5示出了根据本公开的一些方面的除其他特征之外的细长集电极区以及相应的制造工艺。
[0012]图6示出了根据本公开的一些方面的除其他特征之外的围绕细长集电极区的内基极区以及相应的制造工艺。
[0013]图7示出了根据本公开的一些方面的除其他特征之外的暴露围绕细长集电极区的内基极区的沟槽以及相应的制造工艺。
[0014]图8示出了根据本公开的一些方面的除其他特征之外的围绕内基极区的外基极区以及相应的制造工艺。
[0015]图9示出了根据本公开的一些方面的除其他特征之外的发射极区以及相应的制造工艺。
[0016]图10示出了根据本公开的一些方面的除其他特征之外的接触以及相应的制造工艺。
[0017]图11示出了根据本公开的一些方面的替代双极型晶体管布局以及相应的制造工艺。
[0018]图12示出了图10的双极型晶体管的三维视图。
具体实施方式
[0019]本公开涉及半导体结构，更具体地涉及环形双极型晶体管和制造方法。更具体地，本公开涉及针对高Ft/Fmax和β而优化的高性能环形双极型晶体管。有利地，环形双极型晶体管适用于高电压RF器件应用，其具有低的基极/集电极/发射极的寄生接触并且由于其环形形状而改善了电流扩散。
[0020]在更具体的实施例中，环形双极型晶体管包括包含SiGe材料的超窄基极(Wb)。举例来说，Wb可在约1nm至15nm之间，目标Wb为约10nm至15nm。在实施例中，环形双极型晶体管包括用作集电极区(例如，细长集电极)的Si材料片(sheet)和围绕集电极区外延生长的内基极。内基极包括SiGe异质结。发射极区可以围绕内基极外延生长，其中间隔物将集电极、发射极和基极区的接触位置分隔开。在实施例中，环形双极型晶体管也可以在鳍(fin)平台内起作用。此外，环形双极型晶体管可以集成在BiCMOS集成方案中。
[0021]本公开的环形双极型晶体管可以使用多种不同工具以多种方式制造。然而，一般而言，使用方法和工具来形成具有微米和纳米级尺寸的结构。已经根据集成电路(IC)技术采用了用于制造本公开的环形双极型晶体管的方法(即，技术)。例如，这些结构建立在晶片上，并在晶片顶部上借助光刻工艺而图案化的材料膜中实现。具体地，环形双极型晶体管的制造使用三个基本构造块：(i)在衬底上沉积材料薄膜；(ii)通过光刻成像在膜顶部上施加图案化的掩模；以及(iii)对掩模选择性地蚀刻所述膜。此外，如本领域已知的，如本领域已知的，可使用预清洁工艺清洁任何污染物的蚀刻表面。此外，如本领域已知的，在必要时，可以使用快速热退火工艺来驱入掺杂剂或材料层。
[0022]图1示出了根据本公开的一些方面的起始衬底。特别地，图1的结构10包括衬底12，衬底12包括任何合适的半导体材料，包括但不限于Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其他III/V或II/VI族化合物半导体。衬底12也可以是P+衬底。衬底12可以包括任何合适的晶体取向(例如，(100)、(110)、(111)或(001)晶体取向)。在实施例中，衬底12可以是体衬底
或绝缘体上半导体(SOI)衬底。
[0023]半导体材料14、16、18可以形成在衬底12上。在实施例中，半导体材料14、18可以是相同的材料，而半导体材料16是不同的材料。此外，半导体材料14、18可以是与衬底12不同的材料。这样，可以执行选择性蚀刻工艺以在后续制造工艺期间去除半导体材料14、18。在更具体的实施例中，半导体材料14、18可以是SiGe材料并且半导体材料16可以是Si材料。半导体材料16可以平行于衬底12的顶表面并且可以用作双极型晶体管的集电极区。
[0024]在实施例中，半导体材料14、16、18可以使用本领域已知的外延工艺在衬底12上外延生长，从而不需要进一步解释即可完全理解本公开。此外，半导体材料16的外延生长工艺可以包括使用n型掺杂剂(例如砷、磷、Sb等)的原位掺杂。可以通过本领域已知的快速热退火工艺驱入掺杂剂。半导体材料16可以具有约10nm至约25nm的厚度。
[0025]如图2进一步所示，可以在半导体材料18上方形成牺牲材料20。在实施例中，作为示例，牺牲材料20可以是多晶硅材料。牺牲材料20可以通过常规的沉积工艺(例如，化学气相沉积(CVD))形成，随后使用常规光刻和蚀刻工艺执行图案化工艺，如本文进一步描述的。侧壁间隔物22可以形成在图案化的牺牲材料20的侧壁上。在实施例中，侧壁间隔物22可以包括使用毯覆沉积(blanket depo本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结构，包括：衬底材料；集电极区，其平行于所述衬底材料并位于所述衬底材料上方；内基极区，其围绕所述集电极区；发射极区，其位于所述内基极区上方；以及外基极区，其接触所述内基极区。2.根据权利要求1所述的结构，还包括连接到所述集电极区的端部的集电极接触区。3.根据权利要求2所述的结构，其中，所述集电极区包括细长形状、纳米线、纳米片、环形和圆柱形形状中的一种。4.根据权利要求2所述的结构，其中，所述集电极区和所述内基极区平行于所述衬底材料的表面延伸，并且所述内基极区沿细长轴围绕所述集电极区。5.根据权利要求4所述的结构，其中，所述发射极区围绕所述内基极区，所述外基极区围绕所述内基极区，并且所述内基极区和所述外基极区二者都接触所述衬底材料。6.根据权利要求5所述的结构，还包括：绝缘体材料，其将所述外基极区与在所述集电极区的侧面的所述集电极接触区分隔开，并且还将所述外基极区与所述发射极区分隔开。7.根据权利要求6所述的结构，其中，所述发射极区和所述外基极区从所述衬底材料竖直向上延伸。8.根据权利要求1所述的结构，还包括绝缘体材料，其将所述衬底材料与所述集电极区、所述内基极区、所述外基极区及所述发射极区分隔开。9.根据权利要求1所述的结构，其中，所述内基极区包括SiGe材料，所述集电极区包括Si材料。10.一种结构，包括：集电极区，其包括第一半导体材料并平行于下伏衬底的表面延伸；内基极区，其包括第二半导体材料并围绕所述集...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：