半导体封装制造技术

提供了一种半导体封装，其包括：第一再分布基板；在第一再分布基板上的第一半导体芯片；在第一再分布基板和第一半导体芯片之间的第一凸块；在第一再分布基板上并且与第一半导体芯片间隔开的导电结构；在第一半导体芯片上的第二再分布基板；在第一半导体芯片和第二再分布基板之间的第二凸块；在第二再分布基板上的第二半导体芯片；在第一再分布基板和第二再分布基板之间并且在第一半导体芯片上的第一模层；以及在第二再分布基板和第二半导体芯片上并且与第一模层间隔开的第二模层。上并且与第一模层间隔开的第二模层。上并且与第一模层间隔开的第二模层。

【技术实现步骤摘要】
半导体封装


[0001]本公开的示例实施方式涉及半导体封装，具体地，涉及包括再分布基板的半导体封装。

技术介绍

[0002]半导体封装被配置为容易地使用半导体芯片用作为电子产品的一部分。一般而言，半导体封装包括印刷电路板(PCB)和半导体芯片，半导体芯片安装在PCB上并通过接合线或凸块电连接到PCB。随着近来电子工业的发展，各种半导体封装技术正朝着高可靠性、小型化、高集成密度和低制造成本的目标发展。此外，随着该技术的使用扩展到诸如大容量存储器件的各个领域，各种半导体封装层出不穷。

技术实现思路

[0003]一个或更多个实施方式提供了一种高度集成的半导体封装。
[0004]一个或更多个实施方式还提供了一种可以以降低的成本来制造的半导体封装。
[0005]根据示例实施方式的一方面，提供了一种半导体封装，其包括：第一再分布基板；在第一再分布基板上的第一半导体芯片；在第一再分布基板和第一半导体芯片之间的第一凸块；在第一再分布基板上并且与第一半导体芯片间隔开的导电结构；在第一半导体芯片上的第二再分布基板；在第一半导体芯片和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：第一再分布基板；第一半导体芯片，在所述第一再分布基板上；第一凸块，在所述第一再分布基板和所述第一半导体芯片之间；导电结构，在所述第一再分布基板上并且与所述第一半导体芯片间隔开；第二再分布基板，在所述第一半导体芯片上；第二凸块，在所述第一半导体芯片和所述第二再分布基板之间；第二半导体芯片，在所述第二再分布基板上；第一模层，在所述第一再分布基板和所述第二再分布基板之间并且在所述第一半导体芯片上；以及第二模层，在所述第二再分布基板和所述第二半导体芯片上并且与所述第一模层间隔开。2.根据权利要求1所述的半导体封装，其中所述第一再分布基板包括第一绝缘层和在所述第一绝缘层中的第一再分布图案，其中所述第一再分布图案包括第一籽晶图案和在所述第一籽晶图案上的第一导电图案，其中所述第二再分布基板包括第二绝缘层和在所述第二绝缘层中的第二再分布图案，以及其中所述第二再分布图案包括第二籽晶图案和在所述第二籽晶图案上的第二导电图案。3.根据权利要求1所述的半导体封装，其中所述第一半导体芯片的宽度小于所述第二半导体芯片的宽度。4.根据权利要求1所述的半导体封装，其中所述第一模层填充所述第一凸块之间的空间，以及其中所述第一模层填充所述第二凸块之间的空间。5.根据权利要求1所述的半导体封装，其中每个所述第一凸块包括焊料球或焊料凸块，以及其中每个所述第二凸块包括柱。6.根据权利要求1所述的半导体封装，还包括：第三凸块，在所述第二再分布基板和所述第二半导体芯片之间；以及底部填充层，在所述第二再分布基板和所述第二半导体芯片之间并且填充所述第三凸块之间的空间。7.根据权利要求1所述的半导体封装，还包括在所述第二再分布基板和所述第二半导体芯片之间的第三凸块，其中所述第二模层填充所述第三凸块之间的空间。8.根据权利要求1所述的半导体封装，其中所述第一半导体芯片包括：第一芯片基板；第一上互连层，在所述第一芯片基板的顶表面上；第一下互连层，在所述第一芯片基板的底表面上；以及
穿透通路，穿透所述第一芯片基板。9.根据权利要求1所述的半导体封装，其中所述第一半导体芯片的顶表面的面积小于所述第二半导体芯片的顶表面的面积。10.根据权利要求1所述的半导体封装，其中所述第二模层暴露所述第二半导体芯片的顶表面。11.根据权利要求1所述的半导体封装，其中所述第二模层的顶表面的水平高于所述第二半导体芯片的顶表面的水平。12.一种半导体封装，包括：第一基板；在所述第一基板上的第一再分布基板，所述第一再分布基板包括第一绝缘层和在所述第一绝缘层中的第一再分布图案；第一半导体芯片，在所述第一再分布基板上；第一导电结构，在所述第一再分布基板上并且与所述...

【专利技术属性】
技术研发人员：崔朱逸，姜芸炳，尹玟升，赵庸会，秦正起，崔允硕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：