存储器、存储系统及存储系统的操作方法技术方案

公开了一种存储器、存储系统及存储系统的操作方法。存储系统包括：存储器；以及存储器控制器，其包括备用缓冲器，所述备用缓冲器适用于存储所述存储器中的错误位置和在所述位置处的数据，并且当需要在存储器中包括所述错误位置的区域中执行读取操作时，命令所述存储器执行备用读取操作。执行备用读取操作。执行备用读取操作。

【技术实现步骤摘要】
存储器、存储系统及存储系统的操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年8月20日提交的美国临时申请No.63/235,511以及于2021年11月22日提交的美国申请No.17/532,826的优先权，其全部内容通过引用合并于本文中。


[0003]各种实施例涉及一种存储器和存储系统。

技术介绍

[0004]在半导体存储器件行业的早期阶段，晶圆上有许多原本良好的裸片，这意味着通过半导体制造工艺生产的存储芯片不具有缺陷存储器单元。然而，随着存储器件的容量增加，制造没有任何缺陷存储器单元的存储器件变得困难，并且现在可以说基本上不可能制造没有任何缺陷存储器单元的存储器件。为了解决这个问题，正在使用一种在存储器件中包括冗余存储器单元并且用该冗余存储器单元替换缺陷存储器单元的修复方法。
[0005]解决上述问题的另一种方法是用于校正存储系统中的错误的错误校正电路(ECC电路)，该错误校正电路用于校正发生在存储器单元中的错误以及当在存储系统的读取操作和写入操作期间传送数据时发生的错误。

技术实现思路

[0006]本专利技术的实施例涉及一种用于提高错误校正效率的技术。
[0007]根据本专利技术的一个实施例，存储系统包括：存储器；以及存储器控制器，其包括备用缓冲器，备用缓冲器适用于存储存储器中的错误位置和在该错误位置处的数据，并且当需要在存储器中的包括错误位置的区域中执行读取操作时，命令存储器执行备用读取操作。
[0008]根据本专利技术的另一个实施例，存储器包括：存储器核；数据替换电路，其适用于在备用读取操作期间通过利用预定模式的数据替换从存储器核读取的数据的一部分来生成新的读取数据；错误校正电路，其适用于在备用读取操作期间，基于从存储器核读取的读取错误校正码来检测新的读取数据中的错误，并且在检测到错误时校正该错误；以及数据发送电路，其适用于在备用读取操作期间将错误校正电路的输出数据传送到存储器控制器。
[0009]根据本专利技术的又一个实施例，用于操作存储系统的方法包括：由存储器控制器确认在存储器中的需要执行读取操作的区域中存在错误；响应于对错误的确认，由存储器控制器命令存储器执行备用读取操作；由存储器从存储器核读取数据和读取错误校正码；由存储器通过利用预定模式的数据替换所读取的数据的一部分来生成新的读取数据；由存储器基于读取错误校正码执行校正新的读取数据的错误的错误校正操作；以及由存储器将执行了错误校正操作的新的读取数据作为已校正错误的读取数据传送至存储器控制器。
附图说明
[0010]图1是示出根据本专利技术的实施例的存储系统的框图。
[0011]图2是示出根据本专利技术的实施例的存储在备用缓冲器中的信息的框图。
[0012]图3是示出根据本专利技术的实施例的存储器的框图。
[0013]图4是描述根据本专利技术的实施例的存储系统的写入操作的流程图。
[0014]图5是描述根据本专利技术的实施例的存储系统的读取操作的流程图。
具体实施方式
[0015]下面将参照附图更详细地描述本专利技术的各种实施例。然而，本专利技术可以以不同的形式实现并且不应被解释为限于本文所阐述的实施例。确切地说，提供这些实施例使得本公开全面和完整，并将本专利技术的范围充分地传达给本领域技术人员。在整个公开中，相同的附图标记在本专利技术的各个附图和实施例中指代相同的部件。
[0016]图1是示出根据本专利技术的实施例的存储系统100的框图。
[0017]参见图1，存储系统100可以包括存储器控制器110和存储器120。
[0018]存储器控制器110可以根据主机HOST的请求来控制存储器120的操作。主机HOST可以包括：中央处理单元(CPU)、图形处理单元(GPU)和应用处理器(AP)等。存储器控制器110可以包括：主机接口111、控制块113、命令生成器115、存储器接口117和备用缓冲器119。存储器控制器110可以包括在CPU、GPU、AP等中。在这种情况下，主机HOST可以表示这些结构中的除了存储器控制器110之外的构成元件。例如，当存储器控制器110包括在CPU中时，图中的主机HOST可以表示CPU中的除了存储器控制器110之外的其他构成元件。
[0019]主机接口111可以是用于主机HOST与存储器控制器110之间的通信的接口。
[0020]控制块113可以控制存储器控制器110的整体操作，并且调度要被命令到存储器120的操作。控制块113可以改变从主机HOST接收到的请求的顺序以及要命令到存储器120的操作的顺序，以提高存储器120的性能。例如，即使主机HOST首先请求存储器120进行读取操作且然后请求进行写入操作，控制块113也可以调整操作顺序使得在读取操作之前执行写入操作。
[0021]命令生成器115可以根据由控制块113确定的操作的顺序来生成要施加到存储器120的命令。
[0022]存储器接口117可以是存储器控制器110与存储器120之间的接口。命令和地址CA可以经由存储器接口117从存储器控制器110传送到存储器120。数据DATA可以在存储器控制器110与存储器120之间发送和接收。存储器接口117也可以称为PHY接口。
[0023]备用缓冲器119可以存储存储器120中的存在错误(即，缺陷)的位置和关于该位置的数据。图2示出了根据本专利技术的实施例的存储在备用缓冲器(例如，图1中的备用缓冲器119)中的信息。参见图2，备用缓冲器119可以包括多个缓冲器组201至208。缓冲器组201至208中的每一个可以存储错误地址E_ADD、错误位置E_LOC、缓冲器数据B_DATA和有效比特位V。
[0024]错误地址E_ADD可以是存储器120中的包括错误的区域的地址。错误地址E_ADD可以包括行地址和列地址。
[0025]错误位置E_LOC可以表示由错误地址E_ADD指定的区域中的存在错误的位置。当基
于错误地址E_ADD在存储器120中选择128个存储器单元——即128位数据(即8个符号，1个符号为16位)时，错误位置E_LOC可以是表示基于错误地址E_ADD选择的128位数据的8个符号之中的包括错误的一个符号的信息。换言之，当错误地址E_ADD是用于选择存储器120中的128个存储器单元的信息时，错误位置E_LOC可以是表示128个存储器单元中的存在错误的16个存储器单元的信息。
[0026]缓冲器数据B_DATA可以是被存储的数据，而不是由错误地址E_ADD和错误位置E_LOC指定的16个存储器单元(缺陷存储器单元)。
[0027]有效比特位V可以是表示缓冲器组的有效性的信息。当有效比特位V具有值0时，可以不使用相应的缓冲器组。当有效比特位V具有值1时，可以使用相应的缓冲器组。
[0028]备用缓冲器119可以存储表示存储器120的存储器单元中的哪些存储器单元具有错误的信息。该信息可以在存储器120的测试过程期间收集，或者它可以通过错误检查和清理(本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储系统，包括：存储器；以及存储器控制器，其包括备用缓冲器，所述备用缓冲器适用于存储所述存储器中的错误位置和在所述错误位置处的数据，以及当需要在所述存储器中的包括所述错误位置的区域中执行读取操作时，所述存储器控制器命令所述存储器执行备用读取操作。2.根据权利要求1所述的存储系统，其中，所述存储器包括：存储器核；数据替换电路，其适用于：在所述备用读取操作期间，通过利用预定模式的数据替换从所述存储器核读取的数据的部分来生成新的读取数据；错误校正电路，其适用于：在所述备用读取操作期间，基于从所述存储器核读取的读取错误校正码来检测所述新的读取数据中的错误，以及在检测到错误时校正所述错误；以及数据发送电路，其适用于：在所述备用读取操作期间，将所述错误校正电路的输出数据传送到所述存储器控制器。3.根据权利要求2所述的存储系统，其中，在所述备用读取操作期间，所述存储器控制器利用存储在所述备用缓冲器中的数据来替换从所述存储器传送的输出数据的部分。4.根据权利要求1所述的存储系统，其中，所述备用缓冲器包括一个或多个缓冲器组，以及所述一个或多个缓冲器组中的每一个存储错误地址、所述错误位置、缓冲器数据和有效比特位。5.根据权利要求4所述的存储系统，其中，所述错误地址是所述存储器中的包括所述错误位置的所述区域的地址，以及所述错误位置是表示在所述存储器中的包括所述错误位置的所述区域中存在错误的符号的位置的信息，所述缓冲器数据是所述错误位置的数据，以及所述有效比特位是每个缓冲器组的有效性信息。6.根据权利要求2所述的存储系统，其中，在所述备用读取操作期间，所述存储器控制器向所述存储器通知要由所述数据替换电路替换的数据的位置。7.根据权利要求2所述的存储系统，其中，当需要对所述存储器中的包括所述错误位置的所述区域进行写入操作时，所述存储器控制器命令所述存储器执行备用写入操作，以及将写入数据的部分存储在所述备用缓冲器中。8.根据权利要求7所述的存储系统，其中，所述存储器还包括：数据接收电路，其适用于接收所述写入数据；以及错误校正码生成电路，其中，在所述备用写入操作期间，所述数据替换电路通过利用所述预定模式的数据替换经由所述数据接收电路接收到的所述写入数据的部分来生成新的写入数据，所述错误校正码生成电路基于所述新的写入数据来生成写入错误校正码，以及所述存储器核存储所述新的写入数据和所述写入错误校正码。
9.根据权利要求8所述的存储系统，其中，在所述备用写入操作期间，所述存储器控制器向所述存储器通知要由所述数据替换电路替换的数据的位置。10.一种存储器，包括：存储器核；数据替换电路，其适用于：在备用读取操作期间，通过利用预定模式的数据替换从所述存储器核读取的数据的部分来生成新的读取数据；错误校正电路，其适用于：在所述备用读取操作期间，基于从所述存储器核读取的读取错误校正码来检测所述新的读取数据中的错误，以及在检测到错误时校正所述错误；以及数据发送电路，其适用于：在所述备用读取操作期间，将所述错误校正电路的输出数据传送到存储器控制器。11.根据权利要求10所述的存储器，还包括：数据接收电路，其适用于接收写入数据；以及错误校正码生成电路，其中，在备用写入操作期间，所述数据替换电路通过利用所述预定模式的...

【专利技术属性】
技术研发人员：张文选，郑会柱，金壮律，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：