本发明专利技术提供了一种存储装置、纠错存储系统、芯片和车辆，存储装置，包括：第一存储器和第二存储器，第一存储器和第二存储器中的一个存储可纠错数据，第一存储器和第二存储器中的另一个用于存储可纠错数据对应的校验数据；在第一存储器和第二存储器中还包括可存储空间的情况下，可存储空间能够用于存储不可纠错数据，其中，可存储空间是第一存储器和第二存储器中剔除可纠错数据和校验数据所占用的存储空间之外的存储空间。空间之外的存储空间。空间之外的存储空间。
【技术实现步骤摘要】
存储装置、纠错存储系统、芯片和车辆
[0001]本专利技术涉及数据处理
，具体而言，涉及一种存储装置、纠错存储系统、芯片和车辆。
技术介绍
[0002]可纠错系统中，校验数据区和ECC数据区存在一起。
[0003]具体地，以32，7汉明码为例，一行为39比特，由32比特数据和7比特校验数据组成。
[0004]当应用中的数据无需ECC校验时，普通数据只能存储到32位，33至39位之间的数据无法被利用到，因此，存在存储空间的浪费。
技术实现思路
[0005]本专利技术旨在至少解决现有技术或相关技术中存在的技术问题之一。
[0006]为此，本专利技术的第一方面在于，提供了一种存储装置。
[0007]本专利技术的第二方面在于，提供了一种纠错存储系统。
[0008]本专利技术的第三方面在于，提供了一种芯片。
[0009]本专利技术的第四方面在于，提供了一种车辆。
[0010]有鉴于此，本专利技术的第一方面提供了一种存储装置，包括：第一存储器和第二存储器，第一存储器和第二存储器中的一个用于存储可纠错数据，第一存储器和第二存储器中的另一个用于存储可纠错数据对应的校验数据；在第一存储器和第二存储器还包括可存储空间的情况下，可存储空间能够用于存储不可纠错数据，其中，可存储空间是第一存储器和第二存储器中除去可纠错数据和校验数据所占用的存储空间之外的存储空间。
[0011]本申请的技术方案提出了一种用于存储装置，该存储器由第一存储器和第二存储器组成，其中，可纠错数据以及可纠错数据对应的校验数据分别存储在第一存储器和第二存储器中，以此降低可纠错数据和校验数据存储时对存储器的要求，同时，也便于利用上述存储器存储普通数据，进而实现存储器中存储空间的充分利用。
[0012]具体地，相关技术方案中，以32，7汉明码为例，一行为39比特，而作为普通数据仅能存储到32位，对于33位至39位之间无法进行数据存储，因此，存在存储空间的浪费。
[0013]本申请的技术方案在将可纠错数据和校验数据分开存储时，一行只需存储32比特，也即仅存储可纠错数据，而校验数据可采用另外一行进行存储。
[0014]以汉明码为例，校验数据的位数为7位，可通过添加一个0进行占位，从而形成8位的数据，在一行为32位的存储方式下，将4个可纠错数据所对应的校验数据组合，形成32位的组合校验数据，在此情况下，可纠错数据和组合校验数据同时为32位，因此，可以将存储空间中的每一行进行充分利用，同时，上述存储空间也可以用于存储不可纠错数据，以此实现了存储器空间的复用，从而提高了存储器的利用效率。
[0015]在其中一个技术方案中，可纠错数据和不可纠错数据的差异在于，可纠错数据具有对应的校验数据，而不可纠错数据不具有对应的校验数据。
[0016]在其中一个技术方案中，可纠错数据可以存储在第一存储器，还可以存储在第二存储器，同理，校验数据可以存储在第一存储器，也可以存储在第二存储器，可以理解的是，可纠错数据和校验数据可以根据实际使用需要在第一存储器和第二存储器之间替换，但不能同时存储在同一个存储器中。
[0017]在其中一个技术方案中，存储器可以是静态随机存取存储器(Static Random Access Memory，SRAM)，其中，是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。
[0018]其中，存储装置，也即，误差校正码(Error Correcting Code，ECC)存储器，其中，ECC是一种能够实现“错误检查和纠正”的技术。
[0019]另外，本申请提出的存储装置还具有以下附加技术特征。
[0020]在上述技术方案中，第一存储器具有第一存储分区，第一存储分区用于存储可纠错数据，第一存储分区的容量为第一数值，第一存储分区的容量小于或等于第一存储器的容量；第二存储器具有第二存储分区，第二存储分区用于存储校验数据，第二存储分区的容量为第二数值；第二数值≥第一数值/第三数值；其中，第三数值的取值为以下中的一种：2、4、8。
[0021]在该技术方案中，ECC是在奇偶校验的基础上发展而来。在数字电路中，最小的数据单位就是叫“比特(bit)”，也叫数据“位”，“比特”也是内存中的最小单位，它是通过“1”和“0”来表示数据高、低电平信号。
[0022]在数字电路中8个连续的比特是一个字节(byte)，在内存中不带“奇偶校验”的内存中的每个字节只有8位，若它的某一位存储出了错误，就会使其中存储的相应数据发生改变而导致应用程序发生错误。而带有“奇偶校验”的内存在每一字节(8位)外又额外增加了一位用来进行错误检测。比如一个字节中存储了某一数值(1、0、1、0、1、0、1、1)，把这每一位相加起来(1+0+1+0+1+0+1+1＝5)，5是奇数，如果采用奇校验(即一个字节(8位)加上检错的那1位共9位对应数字的和为奇数)，那么检错的那一位就应该是0(5+0＝5才是奇数)，如果采用偶校验(即一个字节(8位)加上检错的那1位共9位对应数字的和为偶数)那么检错的那一位就应该是1(5+1＝6才是偶数)当CPU返回读取存储的数据时，它会再次相加前8位中存储的数据，计算结果是否与校验位相一致。当CPU发现二者不同时就会尝试纠正这些错误。但Parity的不足是：当内存查到某个数据位有错误时，不能准确定位存在错误的数据位，也就不一定能修正错误。
[0023]Parity内存是通过在原来数据位的基础上增加一个校验位来检查数据位上8位数据的正确性，但随着数据位的增加校验位也成倍增加，八位数据位需要一位校验位，十六位数据位需要两位校验位。ECC也是在原来的数据位上外加校验位来实现的。它与Parity不同的是如果数据位是8位，则需要增加5位来进行ECC错误检查和纠正，数据位每增加一倍，ECC只增加一位检验位，也就是说当数据位为16位时ECC位为6位，32位时ECC位为7位，数据位为64位时ECC位为8位，依此类推，数据位每增加一倍，ECC位只增加一位。ECC有更多位数的校验位，容错能力更强。
[0024]在本申请的技术方案中，通过限定第二数值≥第一数值/第三数值，其中，第三数值可以根据不同的算法进行选取，以便上述存储器能够适配现有纠错算法。
[0025]具体地，在ECC纠错算法可选用Hamming Code(汉明码)或Hsiao Code(萧氏码)的
情况下，第一存储器的宽度为32位，第二存储器的容量至少为第一存储器的1/4，也即宽度为8位。
[0026]举例来说，对于每一个32位数据的可纠错数据，都有一个8比特字节来对应校验数据。由于32位可纠错数据只需7比特，所以每个字节的第8比特可以存为0进行补位。
[0027]在上述任一技术方案中，第一存储器具有第三存储分区，第二存储器具有第四存储分区；其中，第三存储分区和第四存储分区的访问地址连续。
[0028]在该技术方案中，通过限定第三存储分区和第四存储分区的本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储装置，其特征在于，包括：第一存储器和第二存储器，所述第一存储器和所述第二存储器中的一个用于存储可纠错数据，所述第一存储器和所述第二存储器中的另一个用于存储所述可纠错数据对应的校验数据；在所述第一存储器和所述第二存储器中还包括可存储空间的情况下，所述可存储空间能够用于存储不可纠错数据，其中，所述可存储空间是所述第一存储器和所述第二存储器中除去所述可纠错数据和所述校验数据所占用的存储空间之外的存储空间。2.根据权利要求1所述的存储装置，其特征在于，所述第一存储器具有第一存储分区，所述第一存储分区用于存储所述可纠错数据，所述第一存储分区的容量为第一数值，所述第一存储分区的容量小于或等于所述第一存储器的容量；所述第二存储器具有第二存储分区，所述第二存储分区用于存储所述校验数据，所述第二存储分区的容量为第二数值；所述第二数值≥所述第一数值/第三数值；其中，所述第三数值的取值为以下中的一种：2、4、8。3.根据权利要求2所述的存储装置，其特征在于，所述第一存储器具有第三存储分区，所述第二存储器具有第四存储分区；其中，所述第三存储分区和所述第四存储分区的访问地址连续。4.根据权利要求3所述的存储装置，其特征在于，所述第一存储分区的访问地址和所述第三存储分区的访问地址具有不同的地址段；和/或所述第二存储分区的访问地址与所述第四存储分区的访问地址具有不同的地址段。5.根据权利要求1至4中任一项所述的存储装置，其特征在于，在不存在所述可纠错数据和所述校验数据的情况下，所述第一存储器和所述第二存储器还能用于存储所述不可纠错数据。6.根据权利要求5所述的存储装置，其特征在于，所述存储装置为用于错误检查和纠错的存储装置。7.一种纠错存储系统，其特征在于，包括：如权利要求1至6中任一项所述的存储装置。8.根据权利要求7所述的纠错存储系统，其特征在于，还包括：控制电路；第一多路选择器，所述第一多路选择器的第一输入端与所述控制电路连接，所述第一多路选择器的输出端与所述存储装置中的第一存储器、第二多路选择器的第一输入端和编码电路的输入端连接；所述编码电路，所述编码电路的输出端与所述第二多路选择器的第二输入端连接；所述第二多路选择器，所述第二多路选择器的输出端与所述存储装置中的第二存储器连接；解码电路，所述解码电路的输入端与所述第一存储器和所述第二存储器连接，所述解...
【专利技术属性】
技术研发人员：姚建平，黄虹，宋成鸣，
申请(专利权)人：上海美仁半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。