用于减少电噪音的刻蚀电容器叠层制造技术

一种用于减少电噪音的刻蚀电容器叠层。该刻蚀电容器叠层构成为一个印刷电路板的一个元件。该刻蚀电容器叠层包括一个第一导电层、一个中间电介质层、和一个第二导电层。第一导电层还包括若干刻蚀图案，其中每个刻蚀图案产生局部电容效应和局部电感效应。局部电容效应和局部电感效应产生若干减少电噪音的局部滤波器。中间的电介质层结合到第一导电层，并且第二导电层也结合到中间层。

【技术实现步骤摘要】

本专利技术涉及一种减少电噪音的刻蚀电容器叠层。特别是，涉及一种作为印刷电路板元件的刻蚀电容器叠层。
技术介绍
电噪音是由印刷电路板(PCB)和集成电路(IC)产生并辐射的。PCB是叠层结构，该结构容有大量的电子器件，例如集成电路(IC)。一般地，这些印刷电路板具有内部电源平面、接地平面、导电层、导线(TRACE)和各种各样的其他电器件。另外，电噪音也由其他在PCB和IC中的电压波动等产生。人们已经在这样的PCB和布置在其上的器件的设计上付出巨大努力，以补偿在PCB中的电源平面和接地平面之间的电压波动。特别地，敏感器件，例如安装和形成在与电源平面和接地平面都连接的电路板表面上的IC，对电压波动敏感。针对这个问题的一个通用的解决办法是使用直接与IC连接的表面电容。这些表面电容形成于或者设置在PCB的表面上，并且与各自的器件或者集成电路连接。但是，表面电容的使用大大提高PCB制造的复杂性和成本，而且对可靠性有不良影响。此外，IC和其他这样的器件是产生电噪音的辐射能的主要来源。对于在不同速度或者频率下工作的IC，通常能观察到不同的特征。因而，PCB和IC器件阵列必须设计成确保噪音在高低频率下都得到抑制。克服与电噪音有关的问题的第二个解决办法是使用电容器叠层。如在现有技术中已知的，电容器叠层为设置在或形成于PCB上的IC提供旁路电容功能。在现有技术中的每个解决办法中，很少或者没有努力花费在减少电磁干扰(EMI)，电磁干扰是从包括电容平面器件的PCB的边缘发射出。内部电容平面的边缘没有终止，在电源平面和接地平面上的EMI没有完全被电容平面解决。这样，一些电能作为噪音从印刷电路板的边缘辐射出。因此，在成本低和简单的制造工艺过程中减少PCB的边缘辐射是有益的。PCB边缘辐射的减少全面地影响电噪音的减少。
技术实现思路
一种用于减少电噪音的刻蚀电容器叠层，该刻蚀电容器叠层构成为印刷电路板(PCB)的一个元件。该刻蚀电容器叠层包括一个第一导电层、一个中间电介质层和一个第二导电层。中间电介质成结合到第一和第二导电层。第一导电层包括若干刻蚀图案，这些图案被若干导电元件包围。每个图案产生一个局部电容效应，每个导电元件产生一个局部电感效应。作为局部电容效应和局部电感效应的结果是，在第一导电层形成若干滤波器。这些滤波器减少电噪音。在一个例子中，第二导电层也包括若干刻蚀图案，这些图案被导电元件包围。在第二导电层中刻蚀图案也为产生局部电容效应和局部电感效应而配置的，这些效应的作用如同滤波器，并且减少电噪音。作为例子，而不是限制性的，刻蚀图案包括一个位于第一导电层上的第一弧形刻蚀阵列和一个位于第二导电层上的第二弧形刻蚀阵列。第一弧形刻蚀阵列可以是从第二弧形刻蚀阵列偏移得到。第一弧形刻蚀阵列可以相对于第二弧形刻蚀阵列旋转大约90度。附图说明以下附图提供下述的一个或者多个示例性的实施方式。图1A是一个包括一个刻蚀电容叠层的印刷电路板(PCB)的各个层的透视图。图1B是图1A的PCB的侧视图。图2A是在一个导电层上的一个示例性的刻蚀图案的爆炸透视图。图2B显示施加在图2A的示例性的刻蚀图案的一个示例性的电流(I)。图2C是用于模拟与图2A的示例性的刻蚀图案相关联的局部电容效应和局部电感效应的一个示例性的RLC电路。图2D是一个示例性的具有半圆弧形刻蚀的刻蚀图案的顶视图。图2E是一个示例性的具有椭圆弧形刻蚀的刻蚀图案的顶视图。图3A是一个示例性的刻蚀电容器叠层的顶视图，该叠层包括一个具有第一刻蚀图案的第一导电层和一个具有第二刻蚀图案的导电层(半透明)。图3B是在图3A的电容器叠层中的主电容器的示意图。图4是用于模拟与示例性的刻蚀电容器叠层相关联的局部电容效应和局部电感效应的另一个示例性的电路。图5是显示不同导电层的相对阻抗值的图表。图6是制造刻蚀电容器叠层的流程图。具体实施例方式在下面详细的说明中，参考说明书中的附图，这些附图提供刻蚀电容器叠层和形成刻蚀电容器叠层的方法的示例性的实施方式。这些实施方式足够详细，使得本领域的技术人员能够实施本专利技术，并且应该了解，也可使用其他实施方式，和在不离开权利要求的精神和范围下可以进行结构上的、逻辑上的和电学上的改动。因此，下面详细的描述是非限制性的。下面描述的刻蚀电容器叠层以适当设计的、刻蚀到一个或多个导电层内的图案来减少在印刷电路板(PCB)中的电噪音。典型地，PCB的结构包括将特征刻蚀到一个电容器叠层，例如间隙孔或者其他类似特征。这些刻蚀特征可能具有的任何噪音过滤效果是意想不到的，并产生一个有限的意外的过滤效果。一个适当设计的刻蚀结构图案，如更详细描述的，可以优化成充分利用位于电容器叠层内的过滤电容来减少电噪音。电噪音也由其他原因产生，包括电压波动，从一个或多个PCB的边缘发射的电磁干扰(EMI)，来自电源平面和/或接地平面的电噪音，串扰和其他如不期望的干扰有用信号的电的、磁的或者电磁的信号。本领域的普通技术人员在了解本申请的记载内容后将会理解，电噪音是用于刻画影响或可能影响有用信号通讯的干扰信号的一个通用术语。所述的电容器叠层减少电噪音对有用信号的影响。例如，电噪音可能由数字信号产生，这些数字信号通过在两个电压，也就是一个高电压和一个低电压之间的交替而传送信息。一个数字信号不能瞬时地从低电平转换到高电平，反之亦然。数字信号从低电平转换到高电平所经过的有限的时间量称作信号的上升时间。类似地，数字信号从高电平转换到低电平所经过的有限的时间量称作信号的下降时间。为了使在这样的系统内的数字信号在转换之间的一个显著时期内保持稳定，信号的上升时间和下降时间必须随信号频率的增加而下降。这个信号转换时间的减少(也就是上升和下降时间)产生数字电子系统内的几个问题，包括由于反射的信号劣化、谐波效应、和增加的电磁辐射。参照图1A，该图示出一个印刷电路板(PCB)的多个层的透视图，该印刷电路板包括一个刻蚀电容器叠层。该电容器叠层被配置成为一个印刷电路板(PCB)10的一个元件。该刻蚀电容器叠层包括一个第一导电层12、一个中间电介质层14和一个第二导电层16。中间电介质层14粘结到第一导电层12和第二导电层16上。电介质层18和20分别为第一导电层12和第二导电层16提供绝缘。作为例子，而非限制性，第一导电层12和第二导电层16可以与一个电源平面层和接地平面层相连。这两个层分别典型地被使用于高速数字PCB的结构中。第一导电层12包括若干刻蚀图案，这些图案包括刻蚀图案21a和21b，这些图案被若干导电元件包围。作为例子，而非限制性，刻蚀图案为一个位于第一导电层12上的第一弧形刻蚀阵列。每一个刻蚀图案产生局部电容效应和局部电感效应。作为局部电容效应和局部电感效应的结果，在第一导电层上产生滤波器。这些滤波器减少电噪音。在一个例子中，第二导电层16也包括若干刻蚀图案，这些图案被导电元件包围。作为例子，而非限制性，刻蚀图案包括位于第二导电层16的第二弧形刻蚀阵列。刻蚀图案包括弧形刻蚀22a和22b，这些刻蚀靠近刻蚀21a和21b。第一弧形刻蚀阵列沿着x轴和/或y轴从第二弧形刻蚀阵列偏移一定距离。此外，第一弧形刻蚀阵列相对于第二弧形刻蚀阵列旋转近似90度。在第二导电层上的第二弧形刻蚀阵列也是为产生局部电容效应和局部电感效应而配置本文档来自技高网...

【技术保护点】
一种用于减少印刷电路板中电噪音的刻蚀电容器叠层，所述的刻蚀电容器叠层包括：一个第一导电层，该导电层包括：第一若干刻蚀图案，被刻蚀到所述的第一导电层内，每个所述的第一若干刻蚀图案产生局部电容效应和局部电感效应；和第一若干局部滤波器，其包括所述的局部电容效应和局部电感效应；一个中间电介质层，结合到所述的第一导电层；一个第二导电层，结合到所述的中间层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈梅芳，詹姆斯罗伯特霍华德，
申请(专利权)人：沪士电子股份有限公司，
类型：发明
国别省市：32[中国|江苏]