半导体封装结构制造技术

本实用新型专利技术的实施例提供了一种半导体封装结构，涉及芯片封装技术领域，该半导体封装结构包括基板和贴装在基板上的晶圆，基板上设置有多个第一焊盘，晶圆背离基板的一侧设置有多个第二焊盘；其中，多个第二焊盘分布在晶圆的一侧边缘，多个第一焊盘呈多排交错分布，且多个第一焊盘均位于晶圆的一侧，每个第二焊盘上设置有第一绑定线，多个第一绑定线一一对应地连接至多个第一焊盘。相较于现有技术，本实用新型专利技术实施例提供的半导体封装结构，通过将第一焊盘分排设置来缩小分布范围，进而使得第一绑定线的偏移量较小，能够提高绑定良率，保证绑定效果。绑定效果。绑定效果。

【技术实现步骤摘要】
半导体封装结构


[0001]本技术涉及芯片封装
，具体而言，涉及一种半导体封装结构。

技术介绍

[0002]晶圆切割出来后，有做封装和COB等方案，COB是chip on board的缩写，是指将晶圆直接绑定到PCB板子上，将晶圆上的PAD与PCB上的电路连接起来。
[0003]现有的COB方案，在PAD的间隙较小的晶圆上做COB绑定时，由于多采用弧形单排结构，焊盘的分布范围较广，部分绑定线的偏移量较大，会出现COB绑定难度高，COB绑定良率下降的情况。

技术实现思路

[0004]本技术的目的包括，例如，提供了一种半导体封装结构，其能够提高绑定良率，保证绑定效果。
[0005]本技术的实施例可以这样实现：
[0006]第一方面，本技术提供一种半导体封装结构，包括：
[0007]基板，所述基板上设置有多个第一焊盘；
[0008]贴装在所述基板上的晶圆，所述晶圆背离所述基板的一侧设置有多个第二焊盘；
[0009]其中，多个所述第二焊盘分布在所述晶圆的一侧边缘，多个所述第一焊盘呈多排交错分布，且多个所述第一焊盘均位于所述晶圆的一侧，每个所述第二焊盘上设置有第一绑定线，多个所述第一绑定线一一对应地连接至多个所述第一焊盘。
[0010]在可选的实施方式中，多个所述第一焊盘的分布范围宽度小于或等于所述晶圆的侧边宽度。
[0011]在可选的实施方式中，多个所述第一焊盘的分布范围宽度大于或等于多个所述第二焊盘的分布范围宽度。
[0012]在可选的实施方式中，每个所述第一绑定线在所述基板上的投影与对应的所述第二焊盘的垂直线之间夹角θ小于或等于10
°
。
[0013]在可选的实施方式中，多个所述第一焊盘沿两排交错分布，同一排的相邻两个所述第一焊盘之间的距离大于或等于所述第一焊盘的宽度。
[0014]在可选的实施方式中，相邻的两个第一焊盘之间的距离在50
‑
300μm之间。
[0015]在可选的实施方式中，每个所述第一绑定线在所述基板上的投影延伸至对应的所述第一焊盘，并与相邻的所述第一焊盘间隔设置。
[0016]在可选的实施方式中，在沿所述第二焊盘的垂直线的方向上相邻两个所述第一焊盘之间的距离大于或等于第一焊盘的宽度。
[0017]在可选的实施方式中，所述基板上具有贴装区域，所述贴装区域涂布形成有粘接胶层，所述晶圆贴装在所述贴装区域，并通过所述粘接胶层与所述基板连接。
[0018]在可选的实施方式中，所述基板上还设置有多个第三焊盘，且所述晶圆背离所述
基板的一侧还设置有多个第四焊盘，多个所述第四焊盘分布在所述晶圆远离所述第二焊盘的一侧边缘，且多个所述第三焊盘均位于所述晶圆远离所述第一焊盘的一侧，每个所述第四焊盘上设置有第二绑定线，多个所述第二绑定线一一对应地连接至多个所述第三焊盘。
[0019]在可选的实施方式中，所述基板上还设置有多个第五焊盘，且所述晶圆背离所述基板的一侧还设置有多个第六焊盘，多个所述第六焊盘分布在所述晶圆上与多个所述第二焊盘相邻的一侧边缘，且多个所述第五焊盘均位于所述晶圆上与所述第一焊盘相邻的一侧，每个所述第六焊盘上设置有第三绑定线，多个所述第三绑定线一一对应地连接至多个所述第五焊盘。
[0020]本技术实施例的有益效果包括，例如：
[0021]本技术实施例提供的半导体封装结构，将晶圆贴装在基板上，并且在基板上设置多排交错分布的第一焊盘，从而使得同等数量的第一焊盘的分布范围宽度得以减小，而多个第二焊盘上均打线形成有第一绑定线，多个第一绑定线一一对应地连接至多个第一焊盘，由于第一焊盘的分布范围宽度得以减小，从而使得多个第一绑定线的偏移角度也得以减小，使得第一绑定线的分布范围也得以缩小，避免了偏移角度过大而造成无法绑定的情况。相较于现有技术，本技术实施例提供的半导体封装结构，通过将第一焊盘分排设置来缩小分布范围，进而使得第一绑定线的偏移量较小，能够提高绑定良率，保证绑定效果。
附图说明
[0022]为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0023]图1和图2为现有技术中的COB封装结构的示意图；
[0024]图3为本技术实施例提供的半导体封装结构的示意图；
[0025]图4为图3中Ⅳ的局部放大示意图；
[0026]图5和图6为本技术其他较佳的实施例中半导体封装结构的示意图。
[0027]图标：100
‑
半导体封装结构；110
‑
基板；111
‑
第一焊盘；113
‑
第三焊盘；115
‑
第五焊盘；130
‑
晶圆；131
‑
第二焊盘；133
‑
第四焊盘；135
‑
第六焊盘；150
‑
第一绑定线；170
‑
第二绑定线；190
‑
第三绑定线。
具体实施方式
[0028]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。
[0029]因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都
属于本技术保护的范围。
[0030]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
[0031]在本技术的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0032]此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0033]经专利技术人调研发现，现有的晶圆的间隙过小，而PCB板上的对应PAD的间隙也过小，COB过程中容易出现PAD连接失效、PAD与PAD之间短路的情况。为了应对这一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：基板，所述基板上设置有多个第一焊盘；贴装在所述基板上的晶圆，所述晶圆背离所述基板的一侧设置有多个第二焊盘；其中，多个所述第一焊盘呈多排交错分布，且多个所述第一焊盘均位于所述晶圆的一侧，多个所述第二焊盘分布在所述晶圆的一侧边缘，每个所述第二焊盘上设置有第一绑定线，多个所述第一绑定线一一对应地连接至多个所述第一焊盘。2.根据权利要求1所述的半导体封装结构，其特征在于，多个所述第一焊盘的分布范围宽度小于或等于所述晶圆的侧边宽度。3.根据权利要求2所述的半导体封装结构，其特征在于，多个所述第一焊盘的分布范围宽度大于或等于多个所述第二焊盘的分布范围宽度。4.根据权利要求1所述的半导体封装结构，其特征在于，每个所述第一绑定线在所述基板上的投影与对应的所述第二焊盘的垂直线之间夹角θ小于或等于15
°
。5.根据权利要求1所述的半导体封装结构，其特征在于，多个所述第一焊盘沿两排交错分布，同一排的相邻两个所述第一焊盘之间的距离大于或等于所述第一焊盘的宽度。6.根据权利要求5所述的半导体封装结构，其特征在于，相邻两个所述第一焊盘之间的距离为50μm
‑
...

【专利技术属性】
技术研发人员：崔智术，
申请(专利权)人：广州众诺微电子有限公司，
类型：新型
国别省市：