一种低复杂度数字滤波器系数自适应组合编码方法及系统技术方案

本发明专利技术公开了一种低复杂度数字滤波器系数自适应组合编码方法及系统，该方法包括：将滤波器系数进行归一化量化处理，记滤波器系数个数为N，量化的比特位数为B，对处理后的滤波器系数进行CSD编码，得到系数矩阵；定义用于简化系数矩阵的子矩阵块，不同子矩阵块用不同字符表示；设定一组阈值；通过比较N、B与阈值的大小，自适应选择不同的子矩阵块，用子矩阵块对应的字符代替出现该子矩阵块的部分，简化系数矩阵。本发明专利技术计算量低、占用硬件资源少、自适应强、准确度高、可移植性强。可移植性强。可移植性强。

【技术实现步骤摘要】
一种低复杂度数字滤波器系数自适应组合编码方法及系统


[0001]本专利技术涉及数字信号处理
，尤其涉及一种低复杂度数字滤波器系数自适应组合编码方法及系统。

技术介绍

[0002]近年来，工业互联网、物联网、车联网等技术的快速发展，也推动着数字信号处理技术的快速发展。数字滤波器是重要的信号处理装置，能够有效地消除噪声干扰，在数字信号处理中广泛应用，因此对滤波器的性能和功效提升十分重要。由于滤波器的实现需要大量的乘法器，大量数据的乘法运算会带来较复杂的逻辑关系并占用FPGA资源，还会给硬件芯片面积和功耗带来较大的损耗，因此需要使用有效的方法来降低计算复杂度和提升系统运行效率。
[0003]传统的滤波器系数优化方法有：1）将无限精度的滤波器系数量化为二的幂次和形式可以将滤波器的乘法运算转化为二的幂次和系数之间加法和移位运算，称为C2，由于采用二进制补码方式来生成幂次和系数，这会产生较多的加法运算和移位运算。
[0004]2）基于查找表的分布式运算，将系数的乘法运算转为查找表操作，虽然可以避免滤波器系数的乘法运算，但查找表的运算会占用较大的资源空间，从而降低了滤波器的工作速度。
[0005]3）并行乘法的方式可以使系统较快的运算，但是随着滤波器阶数的增加乘法器的位数也会随着增大，会造成较大的资源占用，使硬件规模急剧增加。
[0006]4）一种编码方法无法应对滤波器系数矩阵改变的情况，当系数矩阵存在变化时，编码方式可能便不再适用变化后的矩阵，从而无法实现较好的简化效果。
专利技术内容
[0007]专利技术目的：为了解决现有技术中，采用现有的编码方法容易占用较大资源，且当滤波器系数矩阵发生变化时原有的编码方式便不再适用的问题，本专利技术提供一种低复杂度数字滤波器系数自适应组合编码方法。
[0008]本专利技术的另一目的是提供一种低复杂度数字滤波器系数自适应组合编码系统。
[0009]技术方案：一种低复杂度数字滤波器系数自适应组合编码方法，包括以下步骤：提供滤波器系数，进行归一化量化处理，记滤波器系数个数为N，量化的比特位数为B，对处理后的滤波器系数进行CSD编码，得到系数矩阵；定义用于简化系数矩阵的子矩阵块，不同子矩阵块用不同字符表示；设定一组阈值；执行简化编码步骤，所述简化编码步骤包括：通过比较N、B与阈值的大小，自适应选择不同的子矩阵块，用子矩阵块对应的字符代替出现该子矩阵块的部分，简化系数矩阵。
[0010]进一步地，所述子矩阵块包括行子矩阵块、列子矩阵块及2
×
3子矩阵块，子矩阵块
的自适应选择方法包括：（1）若N、B均不小于阈值，则根据系数矩阵中2
×
3子矩阵块及2
×
3子矩阵块的转换子矩阵块出现的次数选择不同的编码方式，若所述次数＜预先设定值，则采用行子矩阵块与列子矩阵块简化系数矩阵；若所述次数≥预先设定值，则先用2
×
3子矩阵块简化系数矩阵，再用行子矩阵块进一步简化；（2）若N、B均小于所述阈值，则选择行子矩阵块或列子矩阵块对系数矩阵进行简化；（3）若N、B中有且只有一个小于所述阈值，则先选择行子矩阵块简化系数矩阵，再选择列子矩阵块进一步简化。
[0011]进一步地，在（2）中，设定比例系数a，a＞1，若N≥a
•
B，则选择列子矩阵块对系数矩阵进行简化；若N＜a
•
B，则选择行子矩阵块对系数矩阵进行简化。
[0012]进一步地，在（1）中，若所述次数＜预先设定值，则先采用行子矩阵块简化系数矩阵，再用列子矩阵块进一步简化，或者先用列子矩阵块简化系数矩阵，再用行子矩阵块进一步简化。
[0013]进一步地，所述行子矩阵块包括 [1 0 1]、[1 0
ꢀ‑
1]、[1 0 0
ꢀ‑
1]、[1 0 0 1]中的一个或多个；所述列子矩阵块包括[1 1]T 、[1
ꢀ‑
1]T
中的一个或多个；所述2
×
3子矩阵块包括。
[0014]进一步地，（1）中，若所述次数≥预先设定值，则执行以下步骤：(a)先用2
×
3子矩阵块对系数矩阵进行简化；(b)用[1 0 1]、[1 0
ꢀ‑
1]再次简化系数矩阵；(c)扫描步骤(b)简化后的系数矩阵，将出现[1 0 0
ꢀ‑
1]、[1 0 0 1]的个数分别记为U1、U2，若U1、U2中只有一个大于预设的个数阈值，则用相应行子矩阵块进一步简化系数矩阵；若U1、U2均大于预设的个数阈值，则用出现个数较多的行子矩阵块进一步简化系数矩阵。
[0015]进一步地，还包括降维处理，所述降维处理位于量化步骤之后且在CSD编码之前，所述降维处理包括：确定N的奇偶性，若N为偶数，则取前N/2行进入CSD编码；若N为奇数，则取前（N
‑
1）/2行及第（N+1）/2行进入CSD编码。
[0016]进一步地，还包括降维处理，所述降维处理位于CSD编码之后且在简化编码之前，所述降维处理包括：确定N的奇偶性，若N为偶数，则取前N/2行进入简化编码步骤；若N为奇数，则取前（N
‑
1）/2行及第（N+1）/2行进入简化编码步骤。
[0017]进一步地，所述滤波器为低通、高通、带通、带阻滤波器中的一种。
[0018]一种低复杂度数字滤波器系数自适应组合编码系统，包括处理器、存储器及存储在处理器上的软件程序，处理器在执行所述软件程序时可实现上述的低复杂度数字滤波器系数自适应组合编码方法。
[0019]相比较现有技术，本专利技术提供的一种低复杂度数字滤波器系数自适应组合编码方法及系统，存在以下有益效果：
（1）运算量较低。相较于传统滤波器避免了滤波器系数的乘法运算；相较于现有的二的幂次和系数加法运算及现有的CSD编码方法，能够减少系统中的加法器以及移位运算，降低了系统运算复杂度，节省了芯片面积和成本；（2）自适应强。在现有的CSD编码方式的基础上进一步深化处理，能够根据具体的系数矩阵自适应地选择最合适的组合编码方式，适用于多场景下的滤波需求，降低了系统的硬件成本，提升系统的运行效率；（3）准确性更高。采用低复杂度数字滤波器系数自适应组合编码方法优化系数后的滤波器较原浮点型滤波器对噪声信号的滤除效果一致，不会改变滤波器的幅频和相频特性；（4）可移植性更强。采用低复杂度数字滤波器系数自适应组合编码方法设计的数字滤波器可以从芯片移植到另一块芯片中，且不受工艺环境等影响。
附图说明
[0020]图1为低复杂度数字滤波器系数自适应组合编码方法的实施流程示意图；图2为实施例利用组合编码方法优化系数后滤波器的系统框图；图3为不同优化方法在第一种FIR低通滤波器中所需的加法器个数对比图；图中（a）为N取10时所需的加法器个数图，（b）为N取30时所需的加法器个数图，（c）为N取50时所需的加法器个数图，（d）为N取80时所需的加法器个数图；图4为不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低复杂度数字滤波器系数自适应组合编码方法，其特征在于，包括以下步骤：提供滤波器系数，进行归一化量化处理，记滤波器系数个数为N，量化的比特位数为B，对处理后的滤波器系数进行CSD编码，得到系数矩阵；定义用于简化系数矩阵的子矩阵块，不同子矩阵块用不同字符表示；设定一组阈值；执行简化编码步骤，所述简化编码步骤包括：通过比较N、B与阈值的大小，自适应选择不同的子矩阵块，用子矩阵块对应的字符代替出现该子矩阵块的部分，简化系数矩阵。2.根据权利要求1所述的低复杂度数字滤波器系数自适应组合编码方法，其特征在于，所述子矩阵块包括行子矩阵块、列子矩阵块及2
×
3子矩阵块，子矩阵块的自适应选择方法包括：（1）若N、B均不小于阈值，则根据系数矩阵中2
×
3子矩阵块及2
×
3子矩阵块的转换子矩阵块出现的次数选择不同的编码方式，若所述次数＜预先设定值，则采用行子矩阵块与列子矩阵块简化系数矩阵；若所述次数≥预先设定值，则先用2
×
3子矩阵块简化系数矩阵，再用行子矩阵块进一步简化；（2）若N、B均小于所述阈值，则选择行子矩阵块或列子矩阵块对系数矩阵进行简化；（3）若N、B中有且只有一个小于所述阈值，则先选择行子矩阵块简化系数矩阵，再选择列子矩阵块进一步简化。3.根据权利要求2所述的低复杂度数字滤波器系数自适应组合编码方法，其特征在于，在（2）中，设定比例系数a，a＞1，若N≥a
•
B，则选择列子矩阵块对系数矩阵进行简化；若N＜a
•
B，则选择行子矩阵块对系数矩阵进行简化。4.根据权利要求2或3所述的低复杂度数字滤波器系数自适应组合编码方法，其特征在于，在（1）中，若所述次数＜预先设定值，则先采用行子矩阵块简化系数矩阵，再用列子矩阵块进一步简化，或者先用列子矩阵块简化系数矩阵，再用行子矩阵块进一步简化。5.根据权利要求2或3所述的低复杂度数字滤波器系数自适应组合编码方法，其特征在于，所述行子矩阵块包括 [1 0 1]、[1 0
ꢀ‑
1]、[1 0 0
ꢀ‑
...

【专利技术属性】
技术研发人员：华磊，欧阳翔，
申请(专利权)人：南京沁恒微电子股份有限公司，
类型：发明
国别省市：