显示装置制造方法及图纸

本发明专利技术提供一种高品质的显示装置，能够抑制安装在与显示装置的绝缘性基板连接的挠性基板上的半导体芯片的发热，并且能够抑制提供给半导体芯片的电压的标准离差。本发明专利技术的显示装置，在与显示装置的绝缘性基板连接、且在其上安装有半导体芯片的挠性基板上设有散热图案，通过连接半导体芯片的散热用凸块和散热图案，来用散热图案使从半导体芯片产生的热散发出去，并且经由散热图案和散热用凸块对半导体芯片提供预定的电压，从而抑制半导体芯片中的输入电压的标准离差。

【技术实现步骤摘要】

本专利技术涉及显示装置，尤其涉及有效应用于在便携设备、个人电脑及电视机等中使用的液晶显示装置及有机EL (OLED)显示装置、 等离子显示器、场效应型显示装置(FED)的技术。
技术介绍
在显示装置中，使一对玻璃等绝缘性的基板对置，在该一对基板 间形成用于进行显示的像素的结构被广泛应用。例如，在用于电祸j几 等的透射型液晶显示装置中，在一对透明基板间密封液晶，利用在形液晶，由此控制光的透射率来进行显示。在这样的显示装置中，在基板上设有用于对上述电极提供电位 (或电流)的布线。该布线在基板端部与驱动电路电连接。作为将驱 动电路连接在基板上的形式，公知有将作为驱动电路的半导体芯片直 接粘贴在基板上的形式、将安装了作为驱动电路的半导体芯片的挠性 基板连接在基板上的形式；或将驱动电路的功能赋予外部电路，仅以 挠性基板连接外部电路和基板的形式等。以往，安装了作为驱动电路的半导体芯片的挠性基板，主要使用 在挠性基板上设有开口并将配置在开口部分的半导体芯片和设置在 挠性基板上的布线用飞线(flying wire )等连接的TCP ( Tape Carrier Package,载体捆绑式封装)。但是，最近几年以来，不在与挠性基 板上的半导体芯片对应的部位设置开口而是在挠性基板上安装半导 体芯片并以异向性导电膜等连接形成在挠性基板上的布线和半导体 芯片的COF ( Chip On Film:覆晶薄膜)被广泛使用。与本申请的专利技术相关的在先技术文献如下。:日本特开2004- 61892号公4艮 :日本特开2004- 240235号公报 :日本特开2002 - 278522号^^才艮
技术实现思路
在上述COF中，由于不使用飞线，因此能使布线间隔和半导体芯 片的凸块(bump)间隔与以往的TCP相比更窄。因此，与TCP相比， 能够提高布线密度，且能够降低用于显示装置的半导体芯片的个数， 能够抑制显示装置的成本。但是，COF与TCP相比，能提高半导体芯片的集成度，由此导 致半导体芯片的发热量提高。此外，在COF中没有在TCP中所设置 的半导体芯片配置部位的挠性基板的开口 ，因此如何将半导体芯片产生的热散发出去的问题逐渐表露出来。此外，随着半导体芯片的集成 度提高，存在输出电压因半导体芯片的从电源凸块到输出电路的距离 而变得不稳定的趋势。此外，在连接了半导体芯片的凸块和挠性基板的端子之后，为了 使可靠性提高而在芯片和基板之间封入树脂，但这样有可能在树脂内 残留有气泡等，在树脂密封中留有不完整地部分而损害可靠性。这些 问题有可能会明显损害显示装置的显示性能。另外，即便使用COF,也与以往的TCP —样，依然需要在半导 体芯片外设置电容元件，这将制约显示装置整体成本的降低。本专利技术是为了解决上述问题而做出的，其目的在于提供如下的技 术能够在显示装置具有的COF中，使半导体芯片的热量有效地散 发，抑制半导体芯片中的电压变得不稳定的现象，以更高的可靠性进 行芯片与挠性基板的固定。本专利技术的上述及其他目的以及新的特征，将通过本专利技术的说明书 的记载和附图而得以明确。在本申请公开的专利技术中，若要简单说明其中具有代表性的专利技术的 概要，则如下所述。为了实现上述目的，本专利技术的显示装置，包括绝缘性基板、连接 在上述绝缘性基板上的挠性基板、以及安装在上述挠性基板上的半导 体芯片，其特征在于上述半导体芯片具有第一长边和第二长边，在 上述半导体芯片上沿着上述第一长边设有第一凸块、沿着上述第二长 边设有第二凸块，上述第一凸块和上述第二凸块连接在设于上述挠性 基板上的多条布线上，上述挠性基板上的上述第一凸块和上述第二凸 块之间设有由与上述多条布线同层的金属层构成的图案。在此，本专利技术的显示装置的特征在于，其宽度比上述多条布线的 每一条的宽度宽。另外，本专利技术的显示装置的特征在于，上述图案从板上的未安装上述半导体芯片的部位而形成，在未安装上述半导体芯 片的部位中，上述图案形成在上述挠性基板和保护膜之间。本专利技术的显示装置的特征还在于上述半导体芯片具有与上述第 一长边正交的第一短边和第二短边，上述图案经由上述第一短边和上 述挠性基板之间，从安装有上述半导体芯片的部位延伸到未安装上述 半导体芯片的部位而形成。另外，本专利技术的显示装置的特征在于在上述半导体芯片上，在 上述第一凸块和上述第二凸块之间形成有第三凸块，上述图案和上述 第三凸块相连接。在此，也可以是上述第三凸块沿着上述第一长边设 有多个。另外，也可以是，上述第三凸块的面积大于上述第一凸块的 面积和上述第二凸块的面积。另外，本专利技术的显示装置的特征在于上述挠性基板在设有上述 图案的区域的一部分上具有开口。也可以是，在上述挠性基板的开口 中，在上述图案的一部分上具有开口。另外，既可以是上述挠性基板 的开口设在安装有上述半导体芯片的部位，也可以是上述挠性基板的 开口设在未安装上述半导体芯片的部位。另外，本专利技术的显示装置的特征在于上述图案具有第一图案和 第二图案，在上述第一图案和上述第二图案之间形成有电容。在此， 也可以是，上述第一图案设在上述挠性基板和上述半导体芯片之间，上述第二图案设在上述第一图案和上述半导体芯片之间，在上述第一 图案和上述第二图案之间设有绝缘层。另外，也可以是，在与上述挠性基板的安装有上述半导体芯片的 面相反一侧的面设有背面图案，上述图案连接在上述第三凸块中的一 部分上，上述背面图案连接在上述第三凸块的与上述一部分不同的部 分上。除上述之外，本专利技术的显示装置，也可以是包括绝缘性基板、连 接在上述绝缘性基板上的挠性基板、以及安装在上述挠性基板上的半 导体芯片，其中，上述半导体芯片具有第一长边和第二长边，在上述 半导体芯片上沿着上述第一长边设有第一凸块、沿着上述第二长边设 有第二凸块，在上述第一凸块和上述第二凸块之间设有多个第三凸块 和多个第四凸块，在上述挠性基板上设有与上述多个第三凸块共用连 接的第一图案和与上述第四凸块共用连接的第二图案。在此，本专利技术的显示装置的特征在于上述第一图案和上述第二 图案在上述半导体芯片和上述挠性基板之间形成有电容。另外，也可 以是，上述第一图案设在上述半导体芯片和上述挠性基板之间，上述 第二图案设在上述第一图案和上述半导体芯片之间，上述第一图案和 上述第二图案在上述挠性基板上的未安装上述半导体芯片的部位形 成有电容。也可以是，上述第一图案和上述第二图案为梳齿形状，通过将上 述第一图案的梳齿和上述第二图案的梳齿交替配置而形成上述电容。 在此，也可以是，上述第一图案被施加提供给上述半导体芯片的第一 电压，上述第二图案被施加提供给上述半导体芯片的第二电压。简单说明由本专利技术申请所公开的专利技术中具有代表性的技术方案 所得到的效果如下。根据本专利技术的显示装置，能够在显示装置具有的COF中，使半导 体芯片的热量有效地散发，抑制半导体芯片中的电压变得不稳定的现 象，以更高的可靠性进行芯片与挠性基板的固定。附图说明图1是表示本专利技术的实施例的漏极驱动器的俯视图。图2是表示本专利技术的实施例的显示装置的概要结构的框图。图3是图1所示的漏极驱动器的剖视图。图4是表示本专利技术的另 一 实施方式的漏极驱动器的俯视图。图5是表示本专利技术的另 一 实施方式的漏极驱动器的俯视图。 图6是表示本专利技术的另 一 实施方式的漏极本文档来自技高网...

【技术保护点】
一种显示装置，包括绝缘性基板、连接在上述绝缘性基板上的挠性基板、以及安装在上述挠性基板上的半导体芯片，其特征在于：上述半导体芯片具有第一长边和第二长边，在上述半导体芯片上沿着上述第一长边设有第一凸块、沿着上述第二长边设有第二凸块，上述第一凸块和上述第二凸块连接在设于上述挠性基板上的多条布线上，在上述挠性基板上的上述第一凸块和上述第二凸块之间设有由与上述多条布线同层的金属层构成的图案。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：田中靖洋，川仓秀雄，菊池秀德，并木智，泽畑正人，
申请(专利权)人：株式会社日立显示器，株式会社日立显示器件，
类型：发明
国别省市：JP[日本]