用于防止敏感电子数据组件受到外部操纵的硬件保护的传感器制造技术

本发明专利技术涉及一种针对灵敏电子数据组件的硬件保护系统，其防止外部的操纵。该传感器具有相应匹配的布局。

【技术实现步骤摘要】
【国外来华专利技术】用于防止敏感电子数据组件受到外部操纵的硬件保护的传感器
用于高度敏感的数据处理和数据保护的电子组件，例如在用于商业 机动车的转速表中以及在金融机构、自动取款机、飞机以及处理敏感数据的任何地方使用的这种电子组件，应当在硬件方面防止外部的操 纵，如化学或物理的攻击(例如机械、激光、火等)，从而可以使数 据不受操纵。
技术介绍
目前存在一种解决方案，其中要保护的电子组件借助所谓的防钻孔薄膜完全封装起来。这样的防钻孔薄膜例如由Gore公司作为最终产品 提供，或者由Freudenberg公司作为具有银导浆料印刷 (Silberleitpastendruck)的薄膜提供。该薄膜向内与组件电连接。 在电子组件被三维地包装了之后，接着将该电子组件用合成树脂密封 到容器中。在尝试打开该包装时，在进行攻击的地方薄膜上的导电线 路或电阻线路被迫损坏和中断，这在电子组件中会导致所存储的数据 直接^L删除。由此无法操纵数据，外部的攻击因此可以被相应的控制 体识别出来。在该现有技术公知的方法中产生了两个问题。 一是薄膜的使用没 有相应的适合电子产品的安装方法。另一个是薄膜经常在包装时就已 经损坏了，从而出现很高的废品率。
技术实现思路
因此本专利技术要解决的技术问题在于提供用于针对电子组件的硬件 保护的传感器，该传感器小晶格地覆盖待保护面/侧面并且可以集成到 适合电子产品的制造中。该技术问题通过独立权利要求中给出的专利技术解决。优选实施方式 由从属权利要求给出。相应地，导体结构和面传感器的绝缘间距构成栅格形式、网络形式的小晶格结构，具有曲折形和/或具有扇形，在该曲折形和/或扇形 中导体结构例如按照几何结构分布。导体结构的按照线路形式的两个分布之间的绝缘间距(机器宽度)在此应当相当于传统的HDI (High Density Intercoimection，高密度互连)结构。类似的也适用于导体 结构的分布的宽度。面传感器的张紧的面不必是二维或平的。还可以考虑该面是例如 壳形状、球形和半球形的结构。根据面传感器的主要使用目的，该面 传感器是任意的、通过一个或多个连续设置的层形成的面，从而保护 设置在该面下方的空间，其中通过面传感器可以检测对该面的穿透。该面传感器尤其是具有多个传感器段，在这些传感器段中设置例 如蜗形(Schnecke)的导体结构。尤其是，所述每个传感器段的导体结构都按照相反旋转的几何结 构设置。优选地，导体结构的起始点和终点以及它们各自的接触点分别位 于对应的几何形状的中心。具有相反旋转的几何形状的导体结构优选可以实施为具有不同电 位的平行引导的导体分布。在此通常足够的是，这些导体分布实际上 不是精确平行引导的，而是仅在这些导体分布之间保持绝缘间距时才 是平行引导的。可替换的，还可以设置精确平行的引线。线路间距设 置为不同的结构也是可行的。在此可以将一条线路设置为直的，而另 一条则实施为波浪线。面传感器可以具有转换连线层(Umverdrahtungslage)，通过该 转换连线层接触传感器段。在此该转换连线层优选可以设置在传感器 的可以通过面传感器检测到访问的面上。替换或补充的，面传感器的特征在于多个从不同方向分布到所述 面的导体层，在这些导体层中设置重叠的导体结构，并且在这些导体 层之间设置绝缘层。优选地，导体结构在导体层中是曲折形分布的。在一种用于制造面传感器的方法中，将导体结构设置在一个面上， 使得在导体结构的分布之间产生绝缘间距，而且彼此之间具有该绝缘 间距的导体结构覆盖所述面。该方法的优选实施方式类似于该装置的 优选实施方式，反之亦然。上述类型的面传感器可以特別好地集成在硬件保护中。为此该硬件保护如下构成。根据第一实施方式，硬件保护以电路载体的形式存在，该电路载 体包围用于待保护电路的元件的内部空间，该硬件保护具有传感器的、包围该内部空间的导体结构，用于检测对该电路的未授权外部操纵。 用于检测对电路的访问的导体结构因此直接集成在电路的电路载体中。在未经授权就访问该电路时，该导体结构受损，从而闭合或中断 接触，由此检测到对该电路的访问。优选的，所述电路载体具有一个印刷电路板。该印刷电路板可以 在其朝向内部空间的面上和/或内部具有待保护电路的至少若干元件。 此外该印刷电路板还可以在其背向内部空间的面上和/或内部具有一 部分包围该内部空间的导体结构。优选的，所述印刷电路板是多层印刷电路板或多层陶瓷衬底，具 有包围内部空间的导体结构层和用于连接待保护电路的若干元件的 层。用于连接待保护电路的若干元件的层尤其是设置在印刷电路板朝 向内部空间的面上和/或内部。为了不能从外部达到该印刷电路板，待保护电路的贯通接触(Durchkontaktierung )可以在印刷电路板中实 施为掩埋的贯通接触。替换或补充的，为了连接待保护电路的若干元件，要在印刷电路 板中产生的组装层(Aufbaulagen)实施为顺序加层(Sequential Build Up)的组装层。印刷电路板中的贯通接触实施为掩埋的贯通接触和/或 不同工艺(等离子蚀刻、光可确定(photodefinable)或激光钻孔)的 微导通孑L (Micro vias)优选的，硬件保护组件具有另 一个多层印刷电路板和/或多层陶瓷 衬底，该另一个多层印刷电路板和/或多层陶瓷衬底与第一印刷电路板 对置，在其背向内部空间的面上和/或内部承载了另一部分包围内部空 间的导体结构，而且尤其是在其朝向内部空间的面上和/或内部具有待 保护电路的其它元件。优选的，在印刷电路板和所述另一个印刷电路板之间设置框架， 该框架与前两个印刷电路板有一定间隔，由此在该框架和两个印刷电 路板之间形成所述内部空间。该框架尤其是用多层印刷电路板工艺或多层陶瓷村底组装，例如通过将介电层和导电的层逐层地上下叠加而 成。所述内部空间可以是空心空间，也可以不是。例如如果元件浇注 在内部空间中，则用热塑合成树脂填满该内部空间。电路载体尤其是具有用于连接检测器装置的接头，该检测器装置 用于检测导体结构的损坏。优选的，整个电路栽体至少基本上用多层印刷电路板工艺和/或多 层陶乾工艺实施。在用于制造硬件保护的电路载体的方法中，该硬件保护包围待保 护电路的元件的内部空间，产生具有包围该内部空间的导体结构的电 路载体，该导体结构用于检测对电路的访问。该方法的优选实施方式 由电路载体的优选实施方式给出，反之亦然。根据第二实施方式，针对待保护电路的硬件保护具有不导电的面型衬底。该面型衬底不是平的，而是具有凹下的中心区域，该中心区 域优选完全被凸起区域包围。在该衬底上和/或在该衬底内设置用于检 测对待保护电路的访问的导体结构。在未授权地访问该电路时会损坏 导体结构，从而闭合或中断接触并由此检测到对该电路的访问。优选所述凸起区域具有边缘，该边缘平行于凹下的中心区域。利 用该边缘，硬件保护可以平面地设置在电路栽体上，并且粘接或焊接 在该电路栽体上。尤其是，所述衬底以半壳(Halbschale)的形式实施。 所述衬底优选是深拉的，是印刷电路板和/或膜。 尤其筒单和廉价的是，可以通过印刷来产生导体结构。优选只要面型衬底还是平的、即还没有深拉时就一直这样。硬件保护尤其具有用于连接检测导体结构的损坏的检测装置的接头。在用于产生上述类型的硬件保护本文档来自技高网...

【技术保护点】
一种具有导体结构（４，１１，１２）的面传感器，该导体结构这样分布，使得在导体结构的分布之间产生绝缘间距，而且导体结构（４，１１，１２）和绝缘间距张紧成一个面，其特征在于，所述导体结构分别形成相反旋转的几何形状，这些几何形状分别具有至少两个具有不同电位的线路。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：A威默，P沃尔夫，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]