用于非晶硅中减少氢掺入的离子布植制造技术

半导体处理的示例性方法可包括在半导体基板上形成非晶硅层。该非晶硅层可以由第一氢掺入量表征。方法可包括对非晶硅层执行束线离子布植工艺或等离子体掺杂工艺。方法可包括从非晶硅层移除氢直至小于第一氢掺入量的第二氢掺入量。氢掺入量。氢掺入量。

【技术实现步骤摘要】
【国外来华专利技术】用于非晶硅中减少氢掺入的离子布植
相关申请的交叉引用
[0001]本申请主张2020年7月21日提交的题为“用于非晶硅中减少氢掺入的离子布植(ION IMPLANTATION FOR REDUCED HYDROGEN INCORPORATION IN AMORPHOUS SILICON)”的美国专利申请第63/054,320号的优先权，该申请以引用方式全文并入。


[0002]本专利技术技术涉及用于半导体处理的方法及系统。更具体而言，本专利技术技术涉及用于产生具有减小的氢含量的膜的系统及方法。

技术介绍

[0003]通过在基板表面上产生复杂图案化的材料层的工艺，使得集成电路成为可能。在基板上产生经图案化的材料需要用于形成及移除材料的受控方法。随着器件大小持续减小，膜特性可能会对器件性能产生更大影响。用以形成材料层的材料可能影响所产生器件的操作特性。随着材料厚度持续减小，膜的已沉积的特性可能对器件性能有更大影响。
[0004]因此，需要可用以产生高质量器件及结构的改良系统及方法。通过本专利技术技术来解决这些及其他需要。

技术实现思路

[0005]半导体处理的示例性方法可包括在半导体基板上形成非晶硅层。该非晶硅层的特征可以是第一氢掺入量。方法可包括对非晶硅层执行离子布植工艺。方法可包括自该非晶硅层移除氢直至小于第一氢掺入量的第二氢掺入量。
[0006]在一些实施例中，可在半导体处理方法期间将半导体基板维持在低于或约为450℃的温度下。离子布植工艺可在大于或约为300℃的温度下执行。离子布植工艺可利用氦、氖、氩或硅离子执行。离子布植工艺可是或包括束线离子布植工艺或等离子体掺杂布植工艺。第二氢掺入量可小于或约为1原子％。
[0007]本专利技术技术的一些实施例可包括半导体处理方法。方法可包括在半导体基板上形成薄膜晶体管。该薄膜晶体管可包括由第一氢掺入量表征的非晶硅层。方法可包括将半导体基板移送至束线离子布植腔室或等离子体掺杂腔室。方法可包括对薄膜晶体管执行束线离子布植或等离子体掺杂工艺。方法可包括将来自非晶硅层的氢量减小至小于第一氢掺入量的第二氢掺入量。
[0008]在一些实施例中，薄膜晶体管可包括多层堆叠，该多层堆叠包括该非晶硅层及一或更多层掺杂的或未掺杂的非晶硅。该多层堆叠可包括至少一层掺杂非晶硅。掺杂非晶硅的掺杂剂包括磷、硼或砷中的一者或更多者。薄膜晶体管可以由大于或约为100nm的厚度表征。非晶硅层可在小于或约500℃的温度下形成。束线离子布植工艺或等离子体掺杂可在小于或约550℃的温度下执行。束线离子布植或等离子体掺杂工艺可在大于或约300℃的温度下执行。束线离子布植或等离子体掺杂工艺可利用氦、氖、氩或硅离子执行。第二氢掺入量
可小于或约1原子％。整个薄膜晶体管中的氢掺入量可被减小至小于或约1原子％。
[0009]本专利技术技术的一些实施例可包括半导体处理方法。方法可包括在第一半导体处理腔室内的半导体基板上形成薄膜晶体管。该薄膜晶体管可包括由第一氢掺入量表征的非晶硅层。该非晶硅层可安置在至少两个额外材料层之间。方法可包括将半导体基板自第一半导体处理腔室移送至离子布植腔室。方法可包括对薄膜晶体管执行离子布植工艺。离子布植工艺可是或包括束线离子布植工艺或等离子体掺杂布植工艺。方法可包括将来自非晶硅层的氢量减小至小于第一氢掺入量的第二氢掺入量。
[0010]在一些实施例中，该至少两个额外材料层包括一或更多层掺杂非晶硅。掺杂非晶硅的掺杂剂可包括磷、硼或砷。非晶硅层可在小于或约500℃的温度下形成，且离子布植工艺可在大于或约300℃的温度下执行。第一氢掺入量可以是至少约5原子％，且第二氢掺入量可小于或约1原子％。非晶硅层可进一步由氮掺入量表征，且该氮掺入量可被减小至小于或约0.5原子％。
[0011]本技术可提供胜于常规系统及技术的诸多益处。例如，本专利技术技术的实施例可产生由减小的氢含量表征的薄膜。另外，本专利技术技术可减小氢含量，而不会由于氢脱气而增加薄膜应力或孔隙率。结合以下描述及附图更详细地描述该等及其他实施例，连同其优势及特征中的许多者。
附图说明
[0012]可通过本说明书的其余部分及附图实现对所揭示技术的本质及优势的进一步理解。
[0013]图1示出根据本专利技术技术的一些实施例的示例性等离子体沉积系统的示意性横截面图。
[0014]图2示出根据本专利技术技术的一些实施例的示例性离子布植系统的示意性横截面图。
[0015]图3示出根据本专利技术技术的一些实施例的半导体处理方法的操作。
[0016]作为示意图，包括附图中的若干者。应理解，附图是出于说明性目的，且除非明确说明是按比例，否则不应被视为按比例。另外，作为示意图，提供附图以帮助理解，且与现实表示相比较而言可能并不包括所有方面或信息，且可出于说明目的而包括夸大的材料。
[0017]在所附附图中，类似部件和/或特征可具有相同的附图标记。另外，相同类型的各种部件可通过在附图标记后跟一个字母来区分，该字母用于区分类似的部件。若说明书中仅使用第一附图标记，则该描述适用于具有相同的第一附图标记的类似部件中的任一者，而与字母无关。
具体实施方式
[0018]随着半导体器件大小持续减小，结构内所包括的组成薄膜可能会影响器件性能，及器件中所包括的其他材料的制造。例如，用以形成含硅薄膜的工艺可使用硅烷或其他含硅材料。前驱物可包括可能会掺入薄膜内的氢。将氢掺入薄膜中可能在处理期间导致额外问题。例如，并入薄膜中的氢可能热稳定性较差，且在后续处理期间，可能发生脱气。另外，氢可影响薄膜应力，此可能导致薄膜变得愈来愈压缩，此也可能导致薄膜分层。最后，等离
子体内的氢的体积可能影响沉积工艺，且可能导致所形成薄膜的粒度及结晶度增大，此可能会对意在形成非晶硅薄膜的沉积工艺形成挑战。
[0019]为了减少或补偿氢掺入，常规技术可能改变沉积参数，或可能执行补救措施。例如，当在较高温度(如，高于或约500℃，或高于或约600℃)下执行沉积时，可在沉积期间释放氢，此可改良薄膜质量及特性。另外，常规技术可能在薄膜沉积之后执行退火。退火工艺可使薄膜致密且允许自结构移除氢。尽管技术在一些制造操作期间可以是有效的，但其他工艺可能会受热预算限制。
[0020]例如，在薄膜晶体管形成或任何数量的其他处理操作期间，可能在器件上或器件内形成非晶硅。在这些器件中的一些中，下层材料或结构可能无法承受与高温沉积或退火相关联的温度，且可能限于低于或约550℃、低于或约500℃、低于或约450℃、低于或约400℃或更低的处理温度。常规技术可能限于产生具有高达10原子％或更多的氢掺入的薄膜。对于薄膜晶体管形成而言，增大的氢掺入可影响晶体管的迁移率或性能。
[0021]非晶硅薄膜中的氢含量与器件迁移率之间可能存在相关性。例如，氢掺入可导致薄膜结构内更大量的硅
‑
氢键。键可在管芯之间或晶体介面之间形成边界。边界可成为行进经过通道区域的电子及电洞可能被散射的位置。电子及电洞的此种散射可能使本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体处理方法，包括以下步骤：在半导体基板上形成非晶硅层，其中所述非晶硅层由第一氢掺入量表征；对所述非晶硅层执行离子布植工艺；及从所述非晶硅层移除氢直至小于所述第一氢掺入量的第二氢掺入量。2.如权利要求1所述的半导体处理方法，其中在所述半导体处理方法期间将所述半导体基板维持在低于或约450℃的温度下。3.如权利要求1所述的半导体处理方法，其中所述离子布植工艺是在大于或约300℃的温度下执行。4.如权利要求3所述的半导体处理方法，其中所述离子布植工艺是用氦、氖、氩或硅离子进行的。5.如权利要求1所述的半导体处理方法，其中所述离子布植工艺包括束线离子布植工艺或等离子体掺杂布植工艺。6.如权利要求1所述的半导体处理方法，其中所述第二氢掺入量小于或约1原子％。7.一种半导体处理方法，包括以下步骤：在半导体基板上形成薄膜晶体管，其中所述薄膜晶体管包括由第一氢掺入量表征的非晶硅层；将所述半导体基板移送至束线离子布植腔室或等离子体掺杂腔室；对所述薄膜晶体管执行束线离子布植或等离子体掺杂工艺；及将来自所述非晶硅层的氢量减小至小于所述第一氢掺入量的第二氢掺入量。8.如权利要求7所述的半导体处理方法，其中所述薄膜晶体管包括多层堆叠，所述多层堆叠包括所述非晶硅层以及一或更多层掺杂的或未掺杂的非晶硅。9.如权利要求8所述的半导体处理方法，其中所述多层堆叠包括至少一层掺杂非晶硅，且其中所述掺杂非晶硅的掺杂剂包括磷、硼或砷中的一者或更多者。10.如权利要求7所述的半导体处理方法，其中所述薄膜晶体管由大于或约100nm的厚度表征。11.如权利要求7所述的半导体处理方法，其中所述非晶硅层是在小于或约500℃的温度下形成，且其中所述束线离子布...

【专利技术属性】
技术研发人员：程睿，R，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：