电路布置制造技术

公开了一种电路布置。用于生产保护器件的方法包括：形成第一二极管布置，其包括反串联连接在第一二极管布置的第一电路节点和第二电路节点之间的至少一个第一二极管和至少一个第二二极管；形成第二二极管布置，其包括反串联连接在第二二极管布置的第一电路节点和第二电路节点之间的至少一个第一二极管和至少一个第二二极管；以及连接第一二极管布置的第二电路节点和第二二极管布置的第二电路节点。使用第一注入掩模将第一类型的掺杂剂原子注入到第一多晶硅层中以形成第一注入区，以及将第二类型的掺杂剂原子注入到第一多晶硅层中并且使用第二注入掩模以形成至少一个第二注入区，其中第一注入区和至少一个第二区是在第一方向上交替地布置的。第一方向上交替地布置的。第一方向上交替地布置的。

【技术实现步骤摘要】
电路布置


[0001]本公开一般涉及电路布置，特别是涉及具有集成在半导体本体中的电子电路和至少一个保护器件(诸如静电放电(ESD)器件)的电路布置。

技术介绍

[0002]存在提供具有集成电子电路和保护器件的电路布置的需要，其中保护器件是以节省空间的方式实现的。

技术实现思路

[0003]一个示例涉及一种方法。方法包括：形成第一二极管布置，其包括反串联连接在第一二极管布置的第一电路节点和第二电路节点之间的至少一个第一二极管和至少一个第二二极管；形成第二二极管布置，其包括反串联连接在第二二极管布置的第一电路节点和第二电路节点之间的至少一个第一二极管和至少一个第二二极管；以及连接第一二极管布置的第二电路节点和第二二极管布置的第二电路节点。形成第一二极管布置包括在第一注入处理中使用第一注入掩模将第一类型的掺杂剂原子注入到第一多晶硅层中以形成第一注入区，以及在第二注入处理中将第二类型的掺杂剂原子注入到第一多晶硅层中并且使用第二注入掩模以形成至少一个第二注入区，其中第一注入区和至少一个第二注入区是在第一方向上交替地布置的并且被通过第一多晶硅层的第三区彼此分离。形成第二二极管布置包括在第一注入处理中使用第一注入掩模将第一类型的掺杂剂原子注入到不同于第一多晶硅层的第二多晶硅层中以形成第一注入区，以及在第二注入处理中将第二类型的掺杂剂原子注入到第二多晶硅层中并且使用第二注入掩模以形成至少一个第二注入区，其中第一注入区和至少一个第二区是在第一方向上交替地布置的并且被通过第二多晶硅层的第三区分离。在第一二极管布置和第二二极管布置的每个中，相应的第二电路节点与相应的第一电路节点在第一方向上间隔开。
[0004]另一示例涉及一种保护器件。保护器件包括第一二极管布置和第二二极管布置，每个二极管布置包括反串联连接在相应的第一电路节点和相应的第二电路节点之间的至少一个第一二极管和至少一个第二二极管。第一二极管布置的第二电路节点被连接到第二二极管布置的第二电路节点。第一二极管布置和第二二极管布置中的第一二极管和第二二极管中的每个包括被第三区分离的第一掺杂区和第二掺杂区。第一二极管布置的第一二极管和第二二极管被集成在第一多晶硅层中，并且第二二极管布置的第一二极管和第二二极管被集成在第二多晶硅层中。在第一二极管布置和第二二极管布置的每个中的至少一个第一二极管中，第二掺杂区在第一方向上与第一掺杂区间隔开，并且在第一二极管布置和第二二极管布置的每个中，相应的第二电路节点在第一方向上与相应的第一电路节点间隔开。
附图说明
[0005]下面参照附图解释示例。附图用于图示某些原理，从而仅图示理解这些原理所需要的方面。附图不是按比例的。在附图中，相同的参考标号指明同样的特征，图1示意性地图示电路布置，其包括集成在半导体本体中的电子电路、连接到电子电路的输入引脚、以及集成在被布置在绝缘层的顶部上的多晶硅层中的保护器件；图2A和图2B分别示出根据一个示例的保护器件和保护器件的对应的电路图；图3A和图3B分别示出根据另一示例的保护器件和保护器件的对应的电路图；图4示出根据图2A的保护器件的修改；图5示出根据图3A的保护器件的修改；图6示出根据一个示例的保护器件的顶视图：图7图示用于将保护器件耦合到半导体本体的一个示例；图8图示用于将保护器件耦合到半导体本体的另一示例；图9示出图8中示出的布置的顶视图；图10示出具有电子电路和若干保护器件的电路布置的一个示例；图11示意性地图示图10中图示的布置的半导体本体的顶视图；图12A至图12D图示用于形成保护器件的方法的一个示例；图13图示根据一个示例的包括两个二极管布置的保护器件的等效电路图；图14至图16图示用于实现根据图13的两个二极管布置的不同示例；以及图17图示根据另一示例的包括若干二极管布置的保护器件的等效的第二图。
具体实施方式
[0006]在以下详细描述中，参照随附附图。附图形成描述的一部分，并且为了说明的目的示出可以如何使用和实现本专利技术的示例。要理解，除非另外具体地指出，否则在此描述的各种实施例的特征可以被彼此组合。
[0007]图1图示保护器件2的一个示例。保护器件2被集成在多晶硅层4中。参照图1，多晶硅层4可以被布置在绝缘层3的顶部上，其中绝缘层3可以被形成在半导体本体100的顶部上。
[0008]参照图1，保护器件2可以是电路布置的一部分，电路布置除了保护器件2之外还包括被集成在半导体本体100中的电子电路1。图1示意性地图示半导体本体100的竖向横截面视图。半导体本体100包括顶表面101。图1中示出的截面平面在本质上垂直于半导体本体100的顶表面101的方向上切割通过半导体本体100。
[0009]集成的电子电路1可以是能够被集成在半导体本体(诸如图1中图示的半导体本体100)中的任何种类的电子电路。集成电路1可以是使用能够被集成在半导体本体中的任何类型的电子器件实现的。这样的电子器件的示例包括但是不局限于晶体管，例如MOSFET(金属氧化物半导体场效应晶体管)、BJT(双极结型晶体管)；二极管；电阻器；或电容器等。仅为了说明的目的，图1中示意性地图示MOSFET、BJT和二极管的电路符号，其中这些器件表示被集成在电子电路1中的电子器件。根据一个示例，集成的电子电路是CMOS电路。
[0010]参照图1，电路布置可以进一步包括输入引脚IN。仅在图1中示意地图示的输入接脚IN被连接到电子电路1和保护器件2。保护器件2可以包括一个或多个齐纳或雪崩二极管，
并且在图1中未详细地图示。在此在下面进一步详细地解释用于实现保护器件2的示例。
[0011]参照前述，绝缘层3被形成在半导体本体100的顶部上。这包括绝缘层3未被半导体本体100包封，从而在其顶部上形成多晶硅层4的表面未被半导体本体100覆盖。绝缘层3可以被布置在半导体本体100的腔体(沟槽)中，从而绝缘层3的表面31和半导体本体100的顶表面101本质上共面(如在图1中图示那样)。然而，这仅是示例。根据另一示例(未图示)，通过沉积处理在半导体本体100的顶表面101的顶部上形成绝缘层3。根据一个示例，沉积处理是PECVD(等离子体增强气相沉积)处理。根据又一示例(未示出)，形成绝缘层包括氧化处理，从而半导体氧化物形成为绝缘层3。在该示例中，绝缘层3可以延伸到半导体本体100中，并且同时可以延伸超过半导体本体100的顶表面101。根据一个示例，氧化处理是LOCOS(硅的局部氧化)处理。
[0012]根据一个示例，半导体本体100包括单晶半导体材料，诸如例如硅(Si)、碳化硅(SiC)、或氮化镓(GaN)等。根据一个示例，绝缘层3包括诸如氧化硅的半导体氧化物或氮化物。
[0013]多晶硅层4的厚度，其为多晶硅层4在垂直于绝缘层3的表面31的方向上的尺寸，是从50纳米(nm)和300纳米之间选择的，特别是从100纳米和200纳米之间选择的。绝缘层3的厚度，其为绝缘层3在垂直于表面31的方向上的尺寸，是例如从50纳米和500纳米之间选择的。根据一个示例，厚度是从100纳米和4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：形成第一二极管布置(2a)，其包括反串联连接在第一二极管布置(2a)的第一电路节点(21a)和第二电路节点(22a)之间的至少一个第一二极管(25)和至少一个第二二极管(26)；形成第二二极管布置(2b)，其包括在第二二极管布置(2b)的第一电路节点(21b)和第二电路节点(22b)之间反串联连接的至少一个第一二极管(25)和至少一个第二二极管(26)；以及连接第一二极管布置(2a)的第二电路节点(22a)和第二二极管布置(2b)的第二电路节点(22b)，其中形成第一二极管布置(2a)包括在第一注入处理中使用第一注入掩模(110)将第一类型的掺杂剂原子注入到第一多晶硅层(4a)中以形成第一注入区(45)，以及在第二注入处理中将第二类型的掺杂剂原子注入到第一多晶硅层(4a)中并且使用第二注入掩模(120)以形成至少一个第二注入区(46)，其中第一注入区(45)和所述至少一个第二区(46)是在第一方向(x)上交替地布置的并且被通过第一多晶硅层(4a)的第三区(43)彼此分离，其中形成第二二极管布置(2b)包括在第一注入处理中使用第一注入掩模(110)将第一类型的掺杂剂原子注入到与第一多晶硅层不同的第二多晶硅层(4b)中以形成第一注入区(45)，以及在第二注入处理中将第二类型的掺杂剂原子注入到第二多晶硅层(4b)中并且使用第二注入掩模(120)以形成至少一个第二注入区(46)，其中第一注入区(45)和所述至少一个第二区(46)是在第一方向(x)上交替地布置的并且被通过第二多晶硅层(4b)的第三区(43)分离，以及其中在第一二极管布置(21)和第二二极管布置(2b)中的每个中，相应的第二电路节点(22a、22b)在第一方向(x)上与相应的第一电路节点(21a、21b)间隔开。2.根据权利要求1所述的方法，其中第二多晶硅层(4b)在第一方向(x)上与第一多晶硅层(4a)间隔开。3.根据权利要求1所述的方法，其中第二多晶硅层(4b)在垂直于第一方向(x)的第二方向(y)上与第一多晶硅层(4a)间隔开。4.根据权利要求1至3中的任何一项所述的方法，其中在第一注入处理和第二注入处理之前，第一多晶硅层(4a)和第二多晶硅层(4b)是分离的层。5.根据权利要求1至3中的任何一项所述的方法，其中在第一注入处理和第二注入处理之前，第一多晶硅层(4a)和第二多晶硅层(4b)形成连续的多晶硅层，以及其中在第一注入处理和第二注入处理之后，第一多晶硅层(4a)和第二多晶硅层(4b)被彼此分离。6.根据前述权利要求中的任何一项所述的方法，其中在第一二极管布置(2a)和第二二极管布置(2b)中的每个中，第一注入区和第二注入区(45，46)被形成为使得第三区(43)在第一方向(x)上的宽度在0.1微米和1微米之间。7.根据前述权利要求中的任何一项所述的方法，
其中在第一二极管布置(2a)...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：