一种平视显示系统中集成化图形生成和畸变处理装置制造方法及图纸

技术编号:37157970 阅读:18 留言:0更新日期:2023-04-06 22:20
本发明专利技术公开了一种平视显示系统中集成化图形生成和畸变处理装置,包括绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块;绘图指令缓存模块通过外部总线接收图形绘制处理器发送的绘图指令;图形绘制模块从绘图指令缓存模块中读取绘图指令,完成图元绘制;在图形绘制模块和图形显存之间增加Cache缓存模块;显示输出模块完成从外部图形显存中读出图元绘制数据,视频同步模块将外部EVS视频时钟域的视频数据同步到显示输出模块的时钟域内,显示输出模块输出和EVS视频进行叠加处理;EVS视频和显示输出模块输出画面同步后,即实现图像叠加输出。本发明专利技术具有较低复杂度,易于硬件实现,且集成度高。成度高。成度高。

【技术实现步骤摘要】
一种平视显示系统中集成化图形生成和畸变处理装置


[0001]本专利技术属于机载显示
,具体涉及一种平视显示系统中集成化图形生成和畸变处理装置。

技术介绍

[0002]机载显示系统根据收到的飞行参数绘制符号画面通过平、头显显示。目前采用商用GPU生成符号画面,但是商用GPU功耗高、体积大,同时需要额外的电路来实现畸变校正和图像叠加功能。
[0003]因此对于一种用于平视显示系统的低功耗、高集成度的图形生成和处理装置具有迫切的需求。

技术实现思路

[0004]为了克服现有技术的不足,本专利技术提供了一种平视显示系统中集成化图形生成和畸变处理装置,包括绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块;绘图指令缓存模块通过外部总线接收图形绘制处理器发送的绘图指令;图形绘制模块从绘图指令缓存模块中读取绘图指令,完成图元绘制;在图形绘制模块和图形显存之间增加Cache缓存模块;显示输出模块完成从外部图形显存中读出图元绘制数据,视频同步模块将外部EVS视频时钟域的视频数据同步到显示输出模块的时钟域内,显示输出模块输出和EVS视频进行叠加处理;EVS视频和显示输出模块输出画面同步后,即实现图像叠加输出。本专利技术具有较低复杂度,易于硬件实现,且集成度高。
[0005]本专利技术解决其技术问题所采用的技术方案如下:
[0006]一种平视显示系统中集成化图形生成和畸变处理装置,包括绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块;
[0007]所述绘图指令缓存模块通过外部总线接收图形绘制处理器发送的绘图指令;
[0008]所述图形绘制模块从绘图指令缓存模块中读取绘图指令,完成图形分辨率、开窗口、闭塞区图形参数设置后,依据图形命令完成图元绘制;所述图形绘制模块内集成畸变校正功能;
[0009]所述图形绘制模块依据生成的图元绘制数据像素点坐标将颜色值存入相应地址的外部图形显存,在存入颜色值之前先读出当前外部图形显存地址中的颜色值,两个颜色值加权混合后再写入外部图形显存;在图形绘制模块和图形显存之间增加Cache缓存模块,用于提高图形绘制模块访问外部图形显存的效率;
[0010]所述显示输出模块完成从外部图形显存中读出图元绘制数据,按照预设分辨率的VESA时序输出显示画面;
[0011]所述视频同步模块将外部EVS视频时钟域的视频数据同步到显示输出模块的时钟域内,用于显示输出模块输出和EVS视频进行叠加处理;视频同步模块内部集成畸变校正功能;
[0012]EVS视频和显示输出模块输出画面同步后,即实现图像叠加输出。
[0013]优选地,所述外部总线为PCIE或AXI总线。
[0014]优选地,所述图形命令包含点、线、圆形、三角形、圆弧、字符、贝塞尔曲线图元类型绘制指令以及颜色、线宽图元绘制参数。
[0015]优选地,所述图形绘制处理器与绘图指令缓存模块和图形绘制模块的交互过程为:
[0016]图形绘制处理器每次发送完一帧绘图指令后,会发送一个切换缓存标志并存入绘图指令缓存模块,绘图指令缓存模块内部最大能够缓存两帧绘图指令;
[0017]图形绘制处理器发送绘图指令与图形绘制模块读取绘图指令是异步的,当图形绘制处理器发送绘图指令快,图形绘制模块从绘图指令缓存模块读取绘图指令慢时,绘图指令缓存模块中会同时存在两个切换缓存标志,此时绘图指令缓存模块不再接收新一帧的绘图指令,直到图形绘制模块读出一个切换缓存标志后,绘图指令缓存模块才会接受新一帧的绘图指令;
[0018]当图形绘制处理器发送绘图指令慢,图形绘制模块读取绘图指令快时,图形绘制模块读取绘图指令的地址会追上图形绘制处理器发送绘图指令的地址,此时图形绘制模块停止绘制等待图形绘制处理器发送新的绘图指令;这种机制保证了每帧绘图指令的完整性。
[0019]优选地,所述畸变校正功能具体为:
[0020]根据光学系统的畸变特性生成拟合方程公式B=f(A),图形绘制模块生成的绘图数据为原始像素点坐标(xa,ya)和颜色值color,经过畸变拟合方程公式计算后得到畸变后的像素点坐标(xb,yb);由于坐标点(xb,yb)是小数,根据最小临近法求出距坐标点(xb,yb)距离最近的整数坐标点(xc,yc);最终图形绘制模块将畸变后像素点坐标(xc,yc)和像素值color存入外部图形显存。
[0021]优选地,所述外部图形显存采用双缓存机制,分为绘图数据缓存区A和B;当图形绘制模块将一帧绘图数据全部写入绘图数据缓存区A后,若此时显示输出模块正在读取绘图数据缓存区B,则等待显示输出模块读取完绘图数据缓存区B后,图形绘制模块才开始将下一帧绘图数据写入数据缓存区B,否则图形绘制模块直接将下一帧绘图数据写入数据缓存区B;当显示输出模块读取完绘图数据缓存区A后,若此时图形绘制模块正在写入数据缓存区B,则显示输出模块继续读取绘图数据缓存区A,否则显示输出模块读取绘图数据缓存区B;这种机制保证了每帧绘图数据的完整性。
[0022]优选地,所述图像叠加输出能够选择单独输出EVS视频、单独输出显示输出模块的画面或者输出两者图像叠加画面。
[0023]优选地,所述图像叠加的实现方式是EVS视频和显示输出模块输出画面逐个像素点数据之间进行叠加,公式为C=(D+E)

D
×
E/255;其中:D为EVS视频像素值,E为示输出模块输出画面像素值,C为叠加画面像素值。
[0024]本专利技术的有益效果如下:
[0025]1.较低复杂度,易于硬件实现。
[0026]2.集成度高,基于FPGA实现了图形生成功能、畸变校正功能以及图像叠功能。
[0027]3.低延迟,流水化数据传输、存储机制。
[0028]4.低功耗,FPGA器件功耗较低。
附图说明
[0029]图1为本专利技术系统架构示意图。
具体实施方式
[0030]下面结合附图和实施例对本专利技术进一步说明。
[0031]本专利技术的目的是构建一种平视显示系统中高度集成化图形生成和畸变处理装置,不仅具有图形生成功能,还集成了画面畸变校正功能和图像叠加功能。
[0032]一种平视显示系统中集成化图形生成和畸变处理装置,包括绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块;
[0033]所述绘图指令缓存模块通过外部总线接收图形绘制处理器发送的绘图指令;外部总线为PCIE或AXI总线;
[0034]所述图形绘制模块从绘图指令缓存模块中读取绘图指令,完成图形分辨率、开窗口、闭塞区图形参数设置后,依据图形命令完成图元绘制;所述图形绘制模块内集成畸变校正功能;图形命令包含点、线、圆形、三角形、圆弧、字符、贝塞尔曲线图元类型绘制指令以及颜色、线宽图元绘制参数;
[0035]图形绘制处理器每次发送完一帧绘图指令后,本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种平视显示系统中集成化图形生成和畸变处理装置,其特征在于,包括绘图指令缓存模块、图形绘制模块、Cache缓存模块、显示输出模块、视频同步模块和图像叠加模块;所述绘图指令缓存模块通过外部总线接收图形绘制处理器发送的绘图指令;所述图形绘制模块从绘图指令缓存模块中读取绘图指令,完成图形分辨率、开窗口、闭塞区图形参数设置后,依据图形命令完成图元绘制;所述图形绘制模块内集成畸变校正功能;所述图形绘制模块依据生成的图元绘制数据像素点坐标将颜色值存入相应地址的外部图形显存,在存入颜色值之前先读出当前外部图形显存地址中的颜色值,两个颜色值加权混合后再写入外部图形显存;在图形绘制模块和图形显存之间增加Cache缓存模块,用于提高图形绘制模块访问外部图形显存的效率;所述显示输出模块完成从外部图形显存中读出图元绘制数据,按照预设分辨率的VESA时序输出显示画面;所述视频同步模块将外部EVS视频时钟域的视频数据同步到显示输出模块的时钟域内,用于显示输出模块输出和EVS视频进行叠加处理;视频同步模块内部集成畸变校正功能;EVS视频和显示输出模块输出画面同步后,即实现图像叠加输出。2.根据权利要求1所述的一种平视显示系统中集成化图形生成和畸变处理装置,其特征在于,所述外部总线为PCIE或AXI总线。3.根据权利要求1所述的一种平视显示系统中集成化图形生成和畸变处理装置,其特征在于,所述图形命令包含点、线、圆形、三角形、圆弧、字符、贝塞尔曲线图元类型绘制指令以及颜色、线宽图元绘制参数。4.根据权利要求1所述的一种平视显示系统中集成化图形生成和畸变处理装置,其特征在于,所述图形绘制处理器与绘图指令缓存模块和图形绘制模块的交互过程为:图形绘制处理器每次发送完一帧绘图指令后,会发送一个切换缓存标志并存入绘图指令缓存模块,绘图指令缓存模块内部最大能够缓存两帧绘图指令;图形绘制处理器发送绘图指令与图形绘制模块读取绘图指令是异步的,当图形绘制处理器发送绘图指令快,图形绘制模块从绘图指令缓存模块读取绘图指令慢时,绘图指令缓存模块中会同时存在两个切换缓存标志,此时绘图指令缓存模块不再接收新一帧的绘图指令,直到图形绘制模块读出一个切换缓存标志后,绘图指令缓存模块才会接受新一帧...

【专利技术属性】
技术研发人员:张川梁宸宇苏霖
申请(专利权)人:中国航空工业集团公司洛阳电光设备研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1