一种芯片测试系统以及芯片测试方法技术方案

本说明书公开了一种芯片测试系统以及芯片测试方法，在控制芯片和待测试芯片之间设有各选通开关，在各选通开关中预设有多个用于在待测试芯片中写入行数据、读取行数据、写入列数据、读取列数据的通道，控制芯片可以根据测试需求，从各选通开关中确定出各目标选通开关，并向各目标选通开关发送控制指令，以通过这些处于选通状态的选通通道完成测试操作，从而对待测试芯片的每个行线和每个列线的读取数据以及写入数据功能进行测试，进而可以降低测试成本，并且可以提高测试效率。并且可以提高测试效率。并且可以提高测试效率。

【技术实现步骤摘要】
一种芯片测试系统以及芯片测试方法


[0001]本说明书涉及芯片测试
，尤其涉及一种芯片测试系统以及芯片测试方法。

技术介绍

[0002]随着芯片技术的发展，存算一体的芯片逐渐被广泛的应用，而这种存算一体的芯片通常是由成矩阵排列的多引脚结构，在对这种存算一体的芯片进行测试时需要从成矩阵排列的各引脚中依次选取出每行引脚，以及每列引脚进行读写测试。
[0003]但是，目前在对这种存算一体的芯片进行测试时，只能针对每行引脚进行读取数据测试，针对每列引脚进行写入数据测试，而不能针对每行引脚进行读取数据测试和写入数据测试，也不能针对每列引脚进行读取数据测试以及写入数据测试，因此，需要通过大量复杂的操作进行转换才能实现对这种存算一体的芯片的每行引脚和每列引脚同时进行读取数据测试以及写入数据测试，进而导致测试成本较高，并且测试效率较低。
[0004]因此，如何提高对存算一体的芯片的测试效率，以及降低测试成本，则是一个亟待解决的问题。

技术实现思路

[0005]本说明书提供一种芯片测试系统以及芯片测试方法，以部分的解决现有技术存在的上述问题。
[0006]本说明书采用下述技术方案：本说明书提供了一种芯片测试系统，所述芯片测试系统包括：控制芯片、各选通开关，其中，针对每个选通开关，该选通开关的每个引脚与待测试芯片的一条行线引脚或一条列线引脚之间通过信号线相连接，以组成该选通开关的各通道；所述控制芯片用于基于用户发送的测试指令从各选通开关中确定出各目标选通开关，并向所述各目标选通开关发送控制指令，以控制每个目标选通开关将执行所述测试指令对应的数据操作所需的通道调整为选通状态，得到各选通通道，通过各选通通道，执行所述测试指令对应的数据操作，以对待测试芯片进行指定功能测试，所述测试指令用于对待测试芯片的指定功能进行测试，所述测试指令包括：行数据读取指令、列数据读取指令、行数据写入指令、列数据写入指令中的一种；所述各选通开关用于根据所述控制指令，将所述各选通开关中包含的各通道中的至少部分通道调整为选通状态。
[0007]可选地，所述各选通开关包括：第一选通开关、第二选通开关、第三选通开关、第四选通开关，所述第一选通开关一侧的各引脚与所述待测试芯片的各行线引脚之间相连接，以组成所述第一选通开关一侧的各通道，所述第一选通开关的另一侧的引脚与所述第三选通开关和第四选通开关的一侧的引脚之间相连接，以组成所述第一选通开关另一侧的各通道，所述第二选通开关一侧的引脚与所述待测试芯片的各列线引脚之间相连接，以组成所
述第二选通开关一侧的各通道，所述第二选通开关的另一侧的引脚与所述第三选通开关和第四选通开关一侧的引脚之间相连接，以组成所述第二选通开关另一侧的各通道，所述第三选通开关一侧的各引脚与所述控制芯片的各引脚之间相连接，以组成所述第三选通开关一侧的各通道，所述第三选通开关的另一侧的引脚与所述第一选通开关和第二选通开关的一侧的引脚之间相连接，以组成所述第三选通开关另一侧的各通道，所述第四选通开关一侧的各引脚与所述控制芯片的各行线引脚之间相连接，以组成所述第四选通开关一侧的各通道，所述第四选通开关的另一侧的引脚与所述第一选通开关和第二选通开关的一侧的引脚之间相连接，以组成所述第四选通开关另一侧的各通道。
[0008]可选地，所述控制芯片用于在所述测试指令为行数据读取指令或行数据写入指令时，将所述第一选通开关作为目标选通开关，并向所述第一选通开关发送控制指令，以使所述第一选通开关根据所述控制指令，将所述第一选通开关的各通道中的至少部分通道调整为选通状态，以使所述控制芯片通过所述第一选通开关的各选通通道，读取所述待测试芯片中的行数据或在所述待测试芯片中写入行数据。
[0009]可选地，所述控制芯片用于在所述测试指令为列数据读取指令或列数据写入指令时，将所述第二选通开关作为目标选通开关，并向所述第二选通开关发送控制指令，以使所述第二选通开关根据所述控制指令，将所述第二选通开关的各通道中的至少部分通道调整为选通状态，以使所述控制芯片通过所述第二选通开关的各选通通道，读取所述待测试芯片中的列数据或在所述待测试芯片中写入列数据。
[0010]可选地，所述控制芯片用于在所述测试指令为行数据写入指令或列数据写入指令时，将所述第三选通开关作为目标选通开关，并向所述第三选通开关发送控制指令，以使所述第三选通开关根据所述控制指令，将所述第三选通开关的各通道中的至少部分通道调整为选通状态，以使所述控制芯片通过所述第三选通开关的各选通通道，在所述待测试芯片中写入行数据或在所述待测试芯片中写入列数据。
[0011]可选地，所述控制芯片用于在所述测试指令为行数据读取指令或列数据读取指令时，将所述第四选通开关作为目标选通开关，并向所述第四选通开关发送控制指令，以使所述第四选通开关根据所述控制指令，将所述第四选通开关的各通道中的至少部分通道调整为选通状态，以使所述控制芯片通过所述第四选通开关的各选通通道，读取所述待测试芯片中的行数据或读取所述待测试芯片中的列数据。
[0012]可选地，所述芯片测试系统还包括：上位机；所述上位机用于根据用户在所述上位机中的指定操作，生成各测试指令，并将所述测试指令发送给所述控制芯片。
[0013]可选地，所述控制芯片的引脚与每个选通开关的命令引脚和地址引脚相连接；所述控制芯片针对每个选通开关，通过与该选通开关的命令引脚和所述地址引脚相连接的引脚，向该选通开关发送控制指令。
[0014]本说明书提供了一种芯片测试方法，所述方法应用于芯片测试系统中，所述芯片测试系统包括：控制芯片、各选通开关，其中，针对每个选通开关，该选通开关的每个引脚与待测试芯片的一条行线引脚或一条列线引脚之间通过信号线相连接，以组成该选通开关的各通道，所述方法包括：所述控制芯片基于用户发送的测试指令从各选通开关中确定出各目标选通开关，
所述测试指令用于对待测试芯片的指定功能进行测试，所述测试指令包括：行数据读取指令、列数据读取指令、行数据写入指令、列数据写入指令中的一种；向所述各目标选通开关发送控制指令，以使每个目标选通开关根据所述控制指令，将所述各选通开关中包含的各通道中的至少部分通道调整为选通状态，得到各选通通道；通过各选通通道，执行所述测试指令对应的数据操作，以对待测试芯片进行指定功能测试。
[0015]可选地，所述各选通开关包括：第一选通开关、第二选通开关、第三选通开关、第四选通开关，所述第一选通开关一侧的各引脚与所述待测试芯片的各行线引脚之间相连接，以组成所述第一选通开关一侧的各通道，所述第一选通开关的另一侧的引脚与所述第三选通开关和第四选通开关的一侧的引脚之间相连接，以组成所述第一选通开关另一侧的各通道，所述第二选通开关一侧的引脚与所述待测试芯片的各列线引脚之间相连接，以组成所述第二选通开关一侧的各通道，所述第二选通开关的另一侧的引脚与所述第三选通开关和第四选通开关一侧的引脚之间相连接，以组成所述第二选通开关另一侧的各通道，所述第三选通开关一侧的各引脚与所述控制芯片的各引脚之间相连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试系统，其特征在于，所述芯片测试系统包括：控制芯片、各选通开关，其中，针对每个选通开关，该选通开关的每个引脚与待测试芯片的一条行线引脚或一条列线引脚之间通过信号线相连接，以组成该选通开关的各通道；所述控制芯片用于基于用户发送的测试指令从各选通开关中确定出各目标选通开关，并向所述各目标选通开关发送控制指令，以控制每个目标选通开关将执行所述测试指令对应的数据操作所需的通道调整为选通状态，得到各选通通道，通过各选通通道，执行所述测试指令对应的数据操作，以对待测试芯片进行指定功能测试，所述测试指令用于对待测试芯片的指定功能进行测试，所述测试指令包括：行数据读取指令、列数据读取指令、行数据写入指令、列数据写入指令中的一种；所述各选通开关用于根据所述控制指令，将所述各选通开关中包含的各通道中的至少部分通道调整为选通状态。2.如权利要求1所述的芯片测试系统，其特征在于，所述各选通开关包括：第一选通开关、第二选通开关、第三选通开关、第四选通开关，所述第一选通开关一侧的各引脚与所述待测试芯片的各行线引脚之间相连接，以组成所述第一选通开关一侧的各通道，所述第一选通开关的另一侧的引脚与所述第三选通开关和第四选通开关的一侧的引脚之间相连接，以组成所述第一选通开关另一侧的各通道，所述第二选通开关一侧的引脚与所述待测试芯片的各列线引脚之间相连接，以组成所述第二选通开关一侧的各通道，所述第二选通开关的另一侧的引脚与所述第三选通开关和第四选通开关一侧的引脚之间相连接，以组成所述第二选通开关另一侧的各通道，所述第三选通开关一侧的各引脚与所述控制芯片的各引脚之间相连接，以组成所述第三选通开关一侧的各通道，所述第三选通开关的另一侧的引脚与所述第一选通开关和第二选通开关的一侧的引脚之间相连接，以组成所述第三选通开关另一侧的各通道，所述第四选通开关一侧的各引脚与所述控制芯片的各行线引脚之间相连接，以组成所述第四选通开关一侧的各通道，所述第四选通开关的另一侧的引脚与所述第一选通开关和第二选通开关的一侧的引脚之间相连接，以组成所述第四选通开关另一侧的各通道。3.如权利要求2所述的芯片测试系统，其特征在于，所述控制芯片用于在所述测试指令为行数据读取指令或行数据写入指令时，将所述第一选通开关作为目标选通开关，并向所述第一选通开关发送控制指令，以使所述第一选通开关根据所述控制指令，将所述第一选通开关的各通道中的至少部分通道调整为选通状态，以使所述控制芯片通过所述第一选通开关的各选通通道，读取所述待测试芯片中的行数据或在所述待测试芯片中写入行数据。4.如权利要求2所述的芯片测试系统，其特征在于，所述控制芯片用于在所述测试指令为列数据读取指令或列数据写入指令时，将所述第二选通开关作为目标选通开关，并向所述第二选通开关发送控制指令，以使所述第二选通开关根据所述控制指令，将所述第二选通开关的各通道中的至少部分通道调整为选通状态，以使所述控制芯片通过所述第二选通开关的各选通通道，读取所述待测试芯片中的列数据或在所述待测试芯片中写入列数据。5.如权利要求2所述的芯片测试系统，其特征在于，所述控制芯片用于在所述测试指令为行数据写入指令或列数据写入指令时，将所述第三选通开关作为目标选通开关，并向所述第三选通开关发送控制指令，以使所述第三选通开关根据所述控制指令，将所述第三选通开关的各通道中的至少部分通道调整为选通状态，以使所述控制芯片通过所述第三选通
开关的各选通通道，在所述待测试芯片中写入行数据或在所述待测试芯片中写入列数据。6.如权利要求2所述的芯片测试系统，其特征在于，所述控制芯片用于在所述测试指令为行数据读取指令或列数据读取指令时，将所述第四选通开关作为目标选通开关，并向所述第四选通开关发送控制指令，以使所述第四选通开关根据所述控制指令，将所述第四选通开关的各通道中的至少部分通道调整为选通状态，以使所述控制芯片通过所述第四选通开关的各选通通道，读取所述待测试芯片中的行数据或读取所述待测试芯片中的列数据。7.如权利要求1所述的芯片测试系统，其特征在于，所述芯片测试系统还包括：上位机；所述上位机用于根据用户在所述上位机中的指定操作，生成各测试指令，并将所述测试指令发送给所述控制芯片。8.如权利要求1所述的芯片测试系统，其特征在于，所述控制芯片的引脚与每个选通开关的命令引脚和地址引脚相连接；所述控制芯片针对每个选通开关，通过与该选通开关的命令引脚和所述地址引脚相连接的引脚，向该选通开关发送控制指令。9.一种芯片测试方法，其特征在于，所述方法应用于芯片测试系统中，所述芯片测试系统包括：控制芯片、各选通开关，其中，针对每个选通开关，该选通开关的每个引脚与待测试芯片的一条行线引脚或一条列线引脚之间通过信号线相连接，以组成该选通开关的各通道，所述方法包括：所述控制芯片基于用户发送的测试指令从各选通开关中确定出各目标选通开关，所述测试指令用于对待测试芯片的指定功能进行测试，所述测试...

【专利技术属性】
技术研发人员：张灵子，时拓，刘琦，田杨，
申请(专利权)人：之江实验室，
类型：发明
国别省市：