一种基于标准COMe的通用底板设计制造技术

本发明专利技术涉及计算机硬件板卡技术领域，特别涉及一种基于标准COMe的通用底板设计，包括不同处理器的核心板和包含多个接口的通用底板，两者之间通过一个COMe接口相连；所述核心板上集成了能令不同处理器正常工作的CPU电源系统、CPU时钟系统、可编程逻辑器件CPLD和实时时钟模块；所述通用底板集成了直连处理器的PCIe扩展控制器、PCIe插槽、底板电源系统、底板时钟系统、DDR插槽、风扇和各外设芯片。若干所述外设芯片包括USB芯片、SATA芯片、音频芯片、网卡芯片和显卡芯片。该发明专利技术使用标准COMe接口和多种设备芯片，与不同处理器的核心板卡进行了适配，促进了国产处理器硬件板卡自主可控设计的进程。进程。进程。

【技术实现步骤摘要】
一种基于标准COMe的通用底板设计


[0001]本专利技术涉及计算机硬件板卡
，特别涉及一种基于标准COMe的通用底板设计。

技术介绍

[0002]而我国是集成电路消费大国，集成电路已广泛应用于我国各行各业。作为计算机系统的控制核心，国产处理器芯片目前在发展初期阶段，还无法产生产业扩散效应，更无法迅速构建完善的产业生态圈及生态环境。为给国产处理器提供一个良好的应用底板，并可被应用于云计算、人工智能、工业控制等领域，同时还要保证兼容Intel、AMD等处理器，本文推出了一种基于标准COMe的通用底板设计，本专利技术设计对国产化处理器芯片的多领域应用推广及生态圈的构建与完善具有重要意义。

技术实现思路

[0003]针对现有技术的不足，本专利技术公开一种基于标准COMe的通用底板设计，本专利技术兼容国外处理器的同时，接口种类丰富，适用于多种应用场景。该专利技术使用标准COMe接口和多种设备芯片，与不同处理器的核心板卡进行了适配，促进了国产处理器硬件板卡自主可控设计的进程。
[0004]本专利技术通过以下技术方案予以实现：
[0005]一种基于标准COMe的通用底板设计，包括不同处理器的核心板和包含多个接口的通用底板，两者之间通过一个COMe接口相连；所述核心板上集成了能令不同处理器正常工作的CPU电源系统、CPU时钟系统、可编程逻辑器件CPLD和实时时钟模块；所述通用底板集成了直连处理器的PCIe扩展控制器、PCIe插槽、底板电源系统、底板时钟系统、DDR插槽、风扇和各外设芯片。/>[0006]优选的，若干所述外设芯片包括USB芯片、SATA芯片、音频芯片、网卡芯片和显卡芯片。
[0007]优选的，所述实时时钟模块包含晶体振荡器、实时时钟芯片和电池，所述实时时钟芯片采用9FGV0841，外部设备通过IIC接口对其进行控制，通过25MHz晶振与所述实时时钟芯片生成各外设芯片所需的100MHz时钟，生成输出的100MHz时钟为各外设芯片提供必要的工作时钟频率。所述晶体振荡器采用25MHz大小，为实时时钟芯片提供一个必要的工作条件；所述实时时钟模块的实时时钟芯片采用9ZXL0651E，其工作时钟由9FGV0841提供，输出时钟为通用底板上的各PCIe插槽提供必要的工作频率。
[0008]优选的，设计的所述电源及相关信号的上电时序，由核心板上的可编程逻辑器件(ComplexProgrammableLogicDevice，CPLD)控制，为缩减核心板的尺寸，方便布局，可编程逻辑器件的控制信号经由接插件在通用底板上直接引出，其供电电源由通用底板通过COMe接插件传输，在核心板上通过电源转换芯片提供；所述通用底板板载风扇的上电时序由可编程逻辑器件CPLD控制。即可编程逻辑器件CPLD放置于核心板上，主要用于控制核心板和
通用底板的上电时序以及风扇的控制，其工作电源应由核心板的电源系统提供。
[0009]优选的，所述PCIe扩展控制器采用PEX8748，上行链路由核心板CPU经接插件传输链接到PCIe扩展控制器，且集成有多路PCIe3.0接口下行链路，所述PCIe3.0接口下行链路分别连接至PCIex8插槽、PCIe千兆网卡芯片、PCIe转SATA控制芯片、PCIe转USB控制芯片和显卡芯片。
[0010]优选的，所述通用底板高速接口部分由核心板的PCIex8接口与所述接口扩展卡上的PCIe插槽及PCIe扩展控制器双向连接；所述PCIex8插槽共有3个，PCIex16插槽一个，支持PCIe3.0。即所述通用底板经标准COMe接插件与核心板处理器PCIe接口相连，处理器的2个PCIex8接口，其中一个PCIex8直连通用底板PCIex16插槽，另一个则连至PCIe扩展控制器。
[0011]优选的，所述PCIe千兆网卡芯片采用国产的WX1860AL4，接出4路MDI接口，连接千兆网口RJ45，所述千兆网口通过网线等传输介质实现板卡与互联网的数据交互。
[0012]优选的，所述PCIe转SATA控制芯片采用JS88SE9215B，接出2路M.2接口和2路SATA接口，M.2接口连接支持SATA协议的M.2接口硬盘，SATA接口连接SATA硬盘，所述M.2接口和SATA接口可外接系统启动盘并引导板卡从特定操作系统启动。
[0013]优选的，所述PCIe转USB控制芯片采用SM720201，外接3路USB3.0接口和1路USB2.0接口，所述USB3.0接口连接USB接口设备，所述USB接口设备包括：键盘、鼠标以及USB存储设备等，所述USB2.0接口与下行音频转换芯片实现电性连接。
[0014]优选的，所述音频转换芯片采用CM6206，支持外接麦克风输入mic和线路输入line
‑
in和耳机音频输出；所述显卡芯片采用GM7201，引出VGA和HDMI接口，下行链路外接显示器。
[0015]本专利技术具有以下有益效果：
[0016]本专利技术支持以国产处理器、兼容Intel和AMD等处理器的核心板，支持更高规格的PCIe4.0总线。同时，通用底板包含有多种丰富的外设接口，支持PCIe4.0、PCIe3.0，适用于多种应用场景，能与不同处理器的核心板卡适配，可以广泛应用于PC机、工控和人工智能等多种领域，不仅促进了国产处理器硬件板卡自主可控设计的进程，还有效提升了国内各行各业的信息安全性。基于本专利技术所述的通用底板，可以定制不同的尺寸大小、相同COMe标准的核心板，支持国产处理器，也能兼容现有的Intel和AMD处理器，应对多种领域的应用场景，兼容性强，应用范围广。
附图说明
[0017]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本专利技术的一种基于标准COMe的通用底板设计的结构框图。
具体实施方式
[0019]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是
本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0020]一种基于标准COMe的通用底板设计，包括不同处理器的核心板和包含多个接口的通用底板，两者之间通过一个COMe接口相连；核心板上集成了能令不同处理器正常工作的CPU电源系统、CPU时钟系统、可编程逻辑器件CPLD和实时时钟模块；通用底板集成了直连处理器的PCIe扩展控制器、PCIe插槽、底板电源系统、底板时钟系统、DDR插槽、风扇和各外设芯片。
[0021]若干外设芯片包括USB芯片、SATA芯片、音频芯片、网卡芯片和显卡芯片。
[0022]实时时钟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于标准COMe的通用底板设计，其特征在于：包括不同处理器的核心板和包含多个接口的通用底板，两者之间通过一个COMe接口相连；所述核心板上集成了能令不同处理器正常工作的CPU电源系统、CPU时钟系统、可编程逻辑器件CPLD和实时时钟模块；所述通用底板集成了直连处理器的PCIe扩展控制器、PCIe插槽、底板电源系统、底板时钟系统、DDR插槽、风扇和各外设芯片。2.根据权利要求1所述的一种基于标准COMe的通用底板设计，其特征在于：若干所述外设芯片包括USB芯片、SATA芯片、音频芯片、网卡芯片和显卡芯片。3.根据权利要求1所述的一种基于标准COMe的通用底板设计，其特征在于：所述实时时钟模块包含晶体振荡器、实时时钟芯片和电池，所述实时时钟芯片采用9FGV0841，通过25MHz晶振与所述实时时钟芯片生成各外设芯片所需的100MHz时钟。4.根据权利要求1所述的一种基于标准COMe的通用底板设计，其特征在于：设计的所述电源及相关信号的上电时序，由核心板上的可编程逻辑器件CPLD控制，可编程逻辑器件CPLD的控制信号经由接插件在通用底板上直接引出，其供电电源由通用底板通过COMe接插件传输，在核心板上通过电源转换芯片提供；所述通用底板板载风扇的上电时序由可编程逻辑器件CPLD控制。5.根据权利要求1所述的一种基于标准COMe的通用底板设计，其特征在于：所述PCIe扩展控制器采用PEX8748，上行链路由核心板CPU经接插件传输链接到PCIe扩展控制器，且集成有多路PCIe3.0接口下行链路，所述PCIe3.0接口下行链路分别连接至PCIex8插槽、PCIe千兆网卡芯片、PCIe转SATA控制芯片、PCIe转...

【专利技术属性】
技术研发人员：潘志浩，陆晓峰，郭旭，莫浩鑫，王宇，陆淳炀，殷军章，
申请(专利权)人：中电科申泰信息科技有限公司，
类型：发明
国别省市：