一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法技术

本发明专利技术涉及芯片验证技术领域，尤其涉及一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法。一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法，该模型包括ROM模型及信号端子；ROM模型内嵌于FPGA；EFUSE模型的各信号端子与待验证芯片中EFUSE的各信号端子对应，且分别连接至ROM模型中与其功能匹配的端子；ROM模型用于存储待验证芯片当次启动模式所对应的EFUSE值。本发明专利技术在ROM模型基础上搭建EFUSE模型，实现与FPGA的兼容，在验证芯片不同模式下启动时，无需进行多次综合FPGA工程，节省了时间，提高了效率。提高了效率。提高了效率。

【技术实现步骤摘要】
一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法


[0001]本专利技术涉及芯片验证
，尤其涉及一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法。

技术介绍

[0002]芯片流片前需要对其设计进行验证，FPGA(Field Programmable Gate Array，现场可编程门阵列)几乎可以完全映射芯片的逻辑设计，用于芯片验证具有速度快、覆盖场景多等优势，目前已成为芯片验证中必不可少的重要手段。
[0003]EFUSE(electronic fuse，一次性可编程存储器)是一种一次性烧写的非易失性存储器，用于储存芯片启动的相关信息。采用FPGA验证芯片启动过程的时候，通常会用到EFUSE中的值，但是EFUSE厂商在前端往往只提供verilog(一种硬件描述语言)模型，其中包含大量不可综合的语句，导致EFUSE与FPGA不兼容。
[0004]在验证中，FPGA是一个重要的验证手段。芯片启动具有多种不同的模式，不同模式需采用不同的EFUSE值。由于EFUSE与FPGA不兼容，当采用FPGA验证芯片不同模式下的启动时，只能预先将待验证模式对应的EFUSE值写入FPGA，再进行综合FPGA工程。验证不同模式就需要进行多次综合FPGA工程，耗时较多。在芯片规模越来越大的今天，这一工作耗时也越来越多，影响了芯片验证的效率。

技术实现思路

[0005]本专利技术要解决的技术问题在于，针对相关技术的上述缺陷，提供一种用于FPGA验证启动的EFUSE模型及FPGA验证启动方法，以解决EFUSE与FPGA不兼容而导致验证启动需多次综合FPGA工程，耗时长、效率低的问题。
[0006]本专利技术解决其技术问题所采用的技术方案是：提供一种用于FPGA验证启动的EFUSE模型，所述EFUSE模型包括ROM模型及信号端子包括ROM模型及信号端子；所述ROM模型内嵌于FPGA；所述EFUSE模型的信号端子与待验证芯片中EFUSE的信号端子对应；所述EFUSE模型的各信号端子分别连接至所述ROM模型中与所述各信号端子功能匹配的端子；所述ROM模型用于存储所述待验证芯片当次启动模式所对应的EFUSE值。
[0007]其中，较佳方案是：所述EFUSE模型包括读写控制信号端子，所述ROM模型包括时钟信号端子，所述读写控制信号端子与所述时钟信号端子连接。
[0008]其中，较佳方案是：所述EFUSE模型包括总电源开关信号端子，所述ROM模型包括复位信号端子，所述总电源开关信号端子与所述复位信号端子连接。
[0009]其中，较佳方案是：所述EFUSE模型包括烧录电源开关信号端子和模式选择信号端子；所述ROM模型包括读使能信号端子；
[0010]所述EFUSE模型还包括组合逻辑模型，所述烧录电源开关信号端子和模式选择信号端子通过组合逻辑模型与所述读使能信号端子连接。
[0011]其中，较佳方案是：所述组合逻辑模型用于根据所述烧录电源开关信号和模式选
择信号判断所述EFUSE模型当前是否为读模式。
[0012]其中，较佳方案是：所述EFUSE模型和ROM模型均包括地址信号端子，所述EFUSE模型的地址信号端子和ROM模型的地址信号端子对应连接。
[0013]其中，较佳方案是：所述EFUSE模型和ROM模型均包括数据信号端子，所述EFUSE模型的数据信号端子和ROM模型的数据信号端子对应连接。
[0014]本专利技术解决其技术问题所采用的技术方案是：提供一种FPGA验证启动的方法，包括：
[0015]将所述的EFUSE模型综合入FPGA工程；
[0016]将待验证芯片当次启动模式所对应的EFUSE值存储至所述ROM模型；
[0017]FPGA上电读取所述EFUSE模型中的当前EFUSE值，进行所述待验证芯片在当次启动模式下的启动验证。
[0018]其中，较佳方案是，所述将EFUSE模型综合入FPGA工程的步骤包括：
[0019]在编译FPGA时，采用所述EFUSE模型替换所述待验证芯片的原始EFUSE模型；
[0020]将替换后的所述EFUSE模型合入FPGA的filelist。
[0021]其中，较佳方案是，所述将所述待验证芯片当次启动模式所对应的EFUSE值存储至ROM模型的步骤包括：
[0022]设计所述待验证芯片当次启动模式及其对应的EFUSE值；
[0023]将所述对应的EFUSE值烧写至所述ROM模型中。
[0024]本专利技术的有益效果在于，与相关技术相比，本专利技术通过在FPGA所兼容的ROM模型基础上搭建EFUSE模型，匹配连接EFUSE模型与该ROM模型的信号端子，使得EFUSE模型可通过该ROM模型实现与FPGA的正常通信。基于上述EFSUSE模型进行综合FPGA工程后，在每次验证不同模式启动前，将该模式所对应的EFUSE值存储至ROM模型中，验证时即可由FPGA读取使用，而无需在每个模式下都进行一次综合FPGA工程，节省了验证时间，提高了验证效率。
附图说明
[0025]下面将结合附图及实施例对本专利技术作进一步说明，附图中：
[0026]图1是本专利技术一实施例的EFUSE模型结构示意图；
[0027]图2是本专利技术一实施例中EFUSE模型的读取时序图。
具体实施方式
[0028]现结合附图，对本专利技术的实施例作详细说明。
[0029]关于实施例中可能涉及的英文名词解释如下：
[0030]FPGA：Field Programmable Gate Array，现场可编程门阵列；
[0031]EFUSE：Electronic Fuse，一次性可编程存储器；
[0032]verilog：一种硬件描述语言；
[0033]ROM：Read
‑
Only Memory，只读存储器；
[0034]SRAM：Static Random
‑
Access Memory，静态随机存取存储器；
[0035]filelist：仿真文件。
[0036]FPGA根据硬件电路的功能设计硬件描述语言即编程，再将该形式的电路描述映射
至实际电路即综合，从而形成具备既定功能的硬件电路。采用FPGA验证芯片即利用FPGA的上述特性实现对芯片功能的模拟，其对芯片当中EFUSE的模拟则需要借助EFUSE厂商所提供的verilog模型。然而verilog模型与FPGA并不兼容，因此通常的做法是在编程时直接将EFUSE的值以常量形式写入FPGA的配置文件，在此基础上进行综合FPGA工程。芯片启动的模式不同，其对应EFUSE的功能不同，所需要的EFUSE值也不同，而FPGA需要覆盖所有的模式，因此只能在模拟不同模式的启动前，重新写入该模式所对应的EFUSE的值，再重新进行综合，形成与该模式对应的硬件电路。这无疑加重了研发人员的负担，因此希望能够获得一种EFUSE模型，既能本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于FPGA验证启动的EFUSE模型，其特征在于：所述EFUSE模型包括ROM模型及信号端子；所述ROM模型内嵌于FPGA；所述EFUSE模型的信号端子与待验证芯片中EFUSE的信号端子对应；所述EFUSE模型的各信号端子分别连接至所述ROM模型中与所述各信号端子功能匹配的端子；所述ROM模型用于存储所述待验证芯片当次启动模式所对应的EFUSE值。2.根据权利要求1所述的EFUSE模型，其特征在于：所述EFUSE模型包括读写控制信号端子，所述ROM模型包括时钟信号端子，所述读写控制信号端子与所述时钟信号端子连接。3.根据权利要求1所述的EFUSE模型，其特征在于：所述EFUSE模型包括总电源开关信号端子，所述ROM模型包括复位信号端子，所述总电源开关信号端子与所述复位信号端子连接。4.根据权利要求1所述的EFUSE模型，其特征在于：所述EFUSE模型包括烧录电源开关信号端子和模式选择信号端子；所述ROM模型包括读使能信号端子；所述EFUSE模型还包括组合逻辑模型，所述烧录电源开关信号端子和模式选择信号端子通过组合逻辑模型与所述读使能信号端子连接。5.根据权利要求4所述的EFUSE模型，其特征在于：所述组合逻辑模型用于根据所述烧录电源开关信号和模式选择信号判断所述EFUSE模型当前是否为读模式。...

【专利技术属性】
技术研发人员：蔡权雄，牛昕宇，
申请(专利权)人：深圳鲲云信息科技有限公司，
类型：发明
国别省市：