半导体结构的形成方法技术

一种半导体结构的形成方法，形成方法包括：提供基底，包括衬底和鳍式结构；进行一次或多次的深宽比调整处理，在露出的鳍式结构的顶部和侧壁上形成第一伪栅层，位于鳍式结构相对侧壁上的第一伪栅层围成V型沟槽；深宽比调整处理包括：在露出的鳍式结构的顶部和侧壁上形成伪栅膜，位于鳍式结构相对侧壁上的伪栅膜之间具有间隙；对伪栅膜进行氧化处理，适于将部分厚度的伪栅膜转化为氧化层；去除氧化层；在第一伪栅层上形成填充V型沟槽的第二伪栅层，第二伪栅层与第一伪栅层构成伪栅结构，伪栅结构横跨鳍式结构。本发明专利技术实施例通过改变调整伪栅膜深宽比的方法，提高了伪栅结构在相邻鳍式结构之间的填充性能、以及伪栅结构的成膜质量。量。量。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]多年以来，场效应晶体管(Field Effect Transistor)一直是用来制造专用集成电路(ASIC)芯片、微处理器芯片、静态随机存取存储器(SRAM)芯片以及类似产品主导的半导体技术。特别地，互补型金属氧化物半导体(CMOS)技术主导着半导体工艺业。
[0003]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(Fin Field Effect Transistor)、全包围栅极(GAA)晶体管。
[0004]鳍式场效应晶体管的结构通常包括在基底上形成的多个分立的鳍部。并且，在鳍式场效应晶体管的形成过程中，需要在鳍部和鳍部之间形成伪栅结构，伪栅结构用于为形成器件栅极占据空间位置。
[0005]但是，目前形成的半导体器件性能有待提高。

技术实现思路

[0006]本专利技术实施例解决的问题是提供一种半导体结构的形成方法，有利于提高半导体器件性能。
[0007]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及位于所述衬底上多个分立的鳍式结构，所述鳍式结构用于提供沟道；进行一次或多次的深宽比调整处理，在露出的所述鳍式结构的顶部和侧壁上形成第一伪栅层，位于所述鳍式结构相对侧壁上的所述第一伪栅层围成V型沟槽；所述深宽比调整处理包括：在露出的所述鳍式结构的顶部和侧壁上形成伪栅膜，位于所述鳍式结构相对侧壁上的所述伪栅膜之间具有间隙；对所述伪栅膜进行氧化处理，适于将部分厚度的所述伪栅膜转化为氧化层；去除所述氧化层；在所述第一伪栅层上形成填充所述V型沟槽的第二伪栅层，所述第二伪栅层与所述第一伪栅层构成伪栅结构，所述伪栅结构横跨所述鳍式结构。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供的半导体结构的形成方法中，进行一次或多次的深宽比调整处理，形成第一伪栅层，所述深宽比调整处理包括：在露出的所述鳍式结构的顶部和侧壁上形成伪栅膜，位于所述鳍式结构相对侧壁上的所述伪栅膜之间具有间隙；对所述伪栅膜进行氧化处理，适于将部分厚度的所述伪栅膜转化为氧化层；去除所述氧化层。在半导体领域中，伪栅膜的材料中通常含有悬挂键，所述深宽比调整处理中，通过对所述伪栅膜进行氧化处理，能够将伪栅膜中的悬挂键固定住，有利于降低悬挂键所引起的原子团聚的概率，相应减少团聚的原子团堵住相邻鳍式结构之间开口而导致第一伪栅层内孔洞的产生，进而降低伪栅结构内产生孔洞等缺陷的概率，提高伪栅结构在相邻鳍式结构之间的填充性能、以及
伪栅结构的成膜质量。
附图说明
[0010]图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0011]图5至图10是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0012]目前所形成的器件仍有性能不佳的问题。现以鳍式场效应晶体管为例，结合一种半导体结构的形成方法分析器件性能不佳的原因。
[0013]参考图1至图4，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
[0014]参考图1，提供基底，包括衬底7以及多个分立于所述衬底7上的鳍部1；在所述衬底7上形成围绕所述鳍部1的部分侧壁的隔离膜2；在所述隔离膜2露出的鳍部1的顶部和侧壁上形成伪栅氧化层6。
[0015]参考图2至图3，进行一次或多次的沉积刻蚀处理，在露出的所述鳍部1的顶部和侧壁上形成第一伪栅层4，位于所述鳍部1相对侧壁上的第一伪栅层4之间具有间隙。
[0016]具体地，所述沉积刻蚀处理包括：
[0017]如图2所示，在所述鳍部1的顶部和侧壁上形成伪栅膜3。具体地，所述伪栅膜3位于所述伪栅氧化层6上。在半导体领域中，所述伪栅膜3的材料通常为无定型硅。
[0018]如图3所示，利用刻蚀气体，刻蚀部分厚度的所述伪栅膜3。
[0019]参考图4，在所述第一伪栅层4上形成填充所述间隙的第二伪栅层5，所述第二伪栅层5与所述第一伪栅层4构成伪栅结构8，所述伪栅结构8横跨所述鳍部1且覆盖所述鳍部1的部分顶部和部分侧壁。
[0020]在半导体领域中，所述伪栅膜3的材料通常为无定型硅，无定型硅是含有氢的不稳定薄膜，表面具有较多的悬挂键；在所述沉积刻蚀处理的过程中，在刻蚀所述伪栅膜3时，所述伪栅膜3的表面会产生较多的悬挂键，所述悬挂键容易引发硅原子迁移，导致硅原子在所述伪栅膜3的表面发生团聚，团聚的原子团容易堵住相邻鳍部1之间的开口，导致第一伪栅层4内容易产生孔洞，进而导致第一伪栅层4在相邻鳍部1之间的填充性能差，且第一伪栅层4的成膜质量不佳。
[0021]为了解决所述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及位于所述衬底上多个分立的鳍式结构，所述鳍式结构用于提供沟道；进行一次或多次的深宽比调整处理，在露出的所述鳍式结构的顶部和侧壁上形成第一伪栅层，位于所述鳍式结构相对侧壁上的所述第一伪栅层围成V型沟槽；所述深宽比调整处理包括：在露出的所述鳍式结构的顶部和侧壁上形成伪栅膜，位于所述鳍式结构相对侧壁上的所述伪栅膜之间具有间隙；对所述伪栅膜进行氧化处理，适于将部分厚度的所述伪栅膜转化为氧化层；去除所述氧化层；在所述第一伪栅层上形成填充所述V型沟槽的第二伪栅层，所述第二伪栅层与所述第一伪栅层构成伪栅结构，所述伪栅结构横跨所述鳍式结构。
[0022]本专利技术实施例提供的半导体结构的形成方法中，进行一次或多次的深宽比调整处理，形成第一伪栅层，所述深宽比调整处理包括：在露出的所述鳍式结构的顶部和侧壁上形
成伪栅膜，位于所述鳍式结构相对侧壁上的所述伪栅膜之间具有间隙；对所述伪栅膜进行氧化处理，适于将部分厚度的所述伪栅膜转化为氧化层；去除所述氧化层。在半导体领域中，伪栅膜的材料中通常含有悬挂键，所述深宽比调整处理中，通过对所述伪栅膜进行氧化处理，能够将伪栅膜中的悬挂键固定住，有利于降低悬挂键所引起的原子团聚的概率，相应减少团聚的原子团堵住相邻鳍式结构之间开口而导致第一伪栅层内孔洞的产生，进而降低伪栅结构内产生孔洞等缺陷的概率，提高伪栅结构在相邻鳍式结构之间的填充性能、以及伪栅结构的成膜质量。
[0023]图5至图10是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
[0024]以下结合附图，对本实施例半导体结构的形成方法进行详细说明。
[0025]参考图5，提供基底，包括衬底10以及位于所述衬底10上多个分立的鳍式结构11，所述鳍式结构11用于提供沟道。
[0026]基底用于为形成半导体结构提供工艺平台。
[0027]本实施例中，衬底10为硅衬底，即所述衬底10的材料为单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括衬底以及位于所述衬底上多个分立的鳍式结构，所述鳍式结构用于提供沟道；进行一次或多次的深宽比调整处理，在露出的所述鳍式结构的顶部和侧壁上形成第一伪栅层，位于所述鳍式结构相对侧壁上的所述第一伪栅层围成V型沟槽；所述深宽比调整处理包括：在露出的所述鳍式结构的顶部和侧壁上形成伪栅膜，位于所述鳍式结构相对侧壁上的所述伪栅膜之间具有间隙；对所述伪栅膜进行氧化处理，适于将部分厚度的所述伪栅膜转化为氧化层；去除所述氧化层；在所述第一伪栅层上形成填充所述V型沟槽的第二伪栅层，所述第二伪栅层与所述第一伪栅层构成伪栅结构，所述伪栅结构横跨所述鳍式结构。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一伪栅层的材料包括无定型硅或多晶硅。3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述氧化层包括：在含氧氛围中，对所述伪栅膜进行氧化处理。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述含氧氛围包括氧气或者一氧化氮。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述含氧氛围为氧气，进行氧化处理的工艺参数包括：氧气的气体流量小于或等于50ml/min。6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述氧化层包括：利用氧自由基，对所述伪栅膜进行氧化处理。7.如权利要求6所述的半导体结构的形成方法，其特征在于，进行氧化处理的工艺参数包括：腔室温度为240℃至550℃。8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述氧化层的工艺包括气体刻蚀工艺；刻蚀气体包括氢氟气体。9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述伪栅膜的步骤中，所述伪栅膜的厚度为1nm至10nm。10.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述深宽比调整处理的步骤中，在形成伪栅膜的步骤中，所述伪栅膜的厚度为第一厚度；在对所述伪栅膜进行氧化处理的过程中，位于所述鳍式结构顶部上的所述伪栅膜的被氧化厚度为第...

【专利技术属性】
技术研发人员：杨鹏飞，李俊，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：