闩锁测试结构制造技术

本发明专利技术涉及一种闩锁测试结构，包括：第一导电类型的衬底；第二导电类型的第一阱区，位于第一导电类型的衬底内；第一导电类型的第一掺杂区，位于第二导电类型的第一阱区内；第二导电类型的第一掺杂区，位于第二导电类型的第一阱区内；于第一导电类型的衬底内间隔排布的第一导电类型的第二掺杂区、第二导电类型的第二掺杂区、第一导电类型的第三掺杂区及第二导电类型的第三掺杂区，第一导电类型的第二掺杂区、第二导电类型的第二掺杂区、第一导电类型的第三掺杂区及第二导电类型的第三掺杂区均位于第一导电类型的第一掺杂区远离第二导电类型的第一掺杂区一侧。上述闩锁测试结构可在一定外界条件下触发闩锁，以提取电学参数，改善半导体结构设计。善半导体结构设计。善半导体结构设计。

【技术实现步骤摘要】
闩锁测试结构


[0001]本专利技术涉及半导体集成电路制造领域，特别是涉及一种闩锁测试结构。

技术介绍

[0002]闩锁效应(Latch
‑
up Effect)是一种由脉冲电流或电压波动使互补性场效应晶体管(Complementary Metal Oxide Semiconductor，CMOS)的寄生PNP和NPN双极型晶体管(Bi
‑
polar Junction transistor,BJT)相互影响形成正反馈导致雪崩电流放大效应的一种自毁性现象。闩锁效应在电源端Vdd和接地端Vss之间建立低阻通道，使高电流在寄生电路之间流通，从而导致电路停止正常工作甚至自毁。
[0003]随着集成电路制造工艺的发展，芯片封装密度和集成度越来越高，产生latch up的可能性就会越来越大。因此，对半导体器件中的闩锁效应进行评估是测试半导体产品可靠性的一个重要方面。然而，由于在半导体器件中可能存在着各种闩锁路径，难以有效而全面地对半导体结构中闩锁效应进行评估。

技术实现思路

[0004]基于此，有必本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闩锁测试结构，其特征在于，所述闩锁测试结构包括：第一导电类型的衬底；第二导电类型的第一阱区，位于所述第一导电类型的衬底内；第一导电类型的第一掺杂区，位于所述第二导电类型的第一阱区内；第二导电类型的第一掺杂区，位于所述第二导电类型的第一阱区内，且与所述第一导电类型的第一掺杂区具有间距；于所述第一导电类型的衬底内间隔排布的第一导电类型的第二掺杂区、第二导电类型的第二掺杂区、第一导电类型的第三掺杂区及第二导电类型的第三掺杂区，所述第一导电类型的第二掺杂区、所述第二导电类型的第二掺杂区、所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第一导电类型的第一掺杂区远离所述第二导电类型的第一掺杂区一侧，且均与所述第二导电类型的第一阱区具有间距。2.根据权利要求1所述的闩锁测试结构，其特征在于，还包括：第一导电类型的阱区，位于所述第一导电类型的衬底内，且与所述第二导电类型的第一阱区具有间距；所述第一导电类型的第二掺杂区及所述第二导电类型的第二掺杂区均位于所述第一导电类型的阱区内，且所述第一导电类型的第二掺杂区位于所述第二导电类型的第二掺杂区与所述第二导电类型的第一阱区之间；第二导电类型的第二阱区，位于所述第一导电类型的衬底内，且位于所述第一导电类型的阱区远离所述第二导电类型的第一阱区的一侧，并与所述第一导电类型的阱区相邻接；所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第二导电类型的第二阱区内，且所述第一导电类型的第三掺杂区位于所述第二导电类型的第三掺杂区与所述第二导电类型的第二掺杂区之间。3.根据权利要求2所述的闩锁测试结构，其特征在于，还包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述第一导电类型的第一掺杂区与所述第二导电类型的第一掺杂区之间、所述第一导电类型的第二掺杂区与所述第二导电类型的第二掺杂区之间及所述第一导电类型的第三掺杂区与所述第二导电类型的第三掺杂区之间。4.根据权利要求1所述的闩锁测试结构，其特征在于，还包括：第二导电类型的第二阱区，位于所述第一导电类型的衬底内；所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第二导电类型的第二阱区内，且所述第一导电类型的第三掺杂区位于所述第二导电类型的第三掺杂区与所述第二导电类型的第一阱区之间；所述第一导电类型的第二掺杂区位于所述第二导电类型的第二阱区与所述第二导电类型的第一阱区之间，且与所述第二导电类型的第二阱区及所述第二导电类型的第一阱区均具有间距；第二导电类型的第三阱区，位于所述第一导电类型的衬底内，且位于所述第二导电类型的第二阱区与所述第一导电类型的第二掺杂区之间，并与所述第二导电类型的第二阱区及所述第一导电类型的第二掺杂区均具有间距；所述第二导电类型的第二掺杂区位于所述第二导电类型的第三阱区内。5.根据权利要求1所述的闩锁测试结构，其特征在于，还包括：第二导电类型的第二阱区，位于所述第一导电类型的衬底内；所述第一导电类型的第三掺杂区及所述第二导电类型的第三掺杂区均位于所述第二导电类型的第二阱区内，且所
述第一导电类型的第三掺杂区位于所述第二导电类型的第三掺杂区与所述第二导电类型的第一阱区之间；所述第一导电类型的第二掺杂区位于所述第二导电类型的第二阱区与所述第二导电类型的第一阱区之间，且与所述第二导电类型的第二阱区及所述第二导电类型的第一阱区均具有间距；第二导电类型的深阱区，位于所述第一导电类型的衬底内，位于所述第二导电类型的第二阱区与所述第一导电类型的第二掺杂区之间，并与所述第二导电类型的第二阱区及所述第一导电类型的第二掺杂区均具有间距；所述第二导电类型的第二掺杂区位于所述第二导电类型的深阱区内；第二导电类型的第三阱区，位于所述第二导电类型的深阱区外围，且与所述第二导电类型的第二阱区及所述第一导电类型的第二掺杂区均具有间距。6.根据权利要求5所述的闩锁测试结构，其特征在于，所述第二导电类型的第三阱区部分位于所述第二导电类型的深阱区内。7.根据权利要求1所述的闩锁测试结构，其特征在于，还包括：第二导电类型的深阱区，位于所述第一导电类型的衬底内，且与所述第二导电类型的第一阱区具有间距；所述第二导电类型的第二掺杂区及所述第一导电类型的第二掺杂区均位于所述第二导电类型的深阱区内，且所述第二导电类型的第二掺杂区位于所述第一导电类型的第二掺杂区与所述第二导电类型的第一阱区之间；第一导电类型的阱区，位于所述第二导电类型的深阱区内，且位于所述第一导电类型的第二掺杂区远离所述第二导电类型的第二掺杂区的一侧，且与所述第一导电类型的第二...

【专利技术属性】
技术研发人员：许杞安，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：