晶圆以及晶圆的制造方法技术

本发明专利技术提供一种晶圆以及晶圆的制造方法,其能够抑制用于导电凸块的形成的抗蚀层的残存。该晶圆具有:基板；以及基板的一个面之上的多个导电凸块，在自与上述基板的一个面垂直的方向的俯视时，在上述基板的一个面中，上述多个导电凸块的面积密度在排列有多个有效芯片区域的第一区域内比设于上述第一区域的周围的第二区域内高。的第二区域内高。的第二区域内高。

【技术实现步骤摘要】
晶圆以及晶圆的制造方法


[0001]本专利技术涉及晶圆以及晶圆的制造方法。

技术介绍

[0002]作为半导体装置的制造中使用的晶圆的制造方法,公知有在包括有效区域以及无效区域的基板上形成电极焊盘,之后,通过电解电镀法形成多个导电凸块的方法。有效区域是排列有多个有效芯片的区域,无效区域设于有效区域的周围。导电凸块在有效区域以及无效区域这两者中以大致相同尺寸且大致相同间距形成。
[0003]<现有技术文献>
[0004]<专利文献>
[0005]专利文献1:日本国特开第2013
‑
168453号

技术实现思路

[0006]<专利技术要解决的问题>
[0007]在通过减去法形成导电凸块的情况下,在电镀处理之后去除抗蚀层。但是,在以往的晶圆中,存在即使在进行了为了去除抗蚀层的处理后,也在无效区域残存有抗蚀层的情况。
[0008]本专利技术的目的在于,提供一种能够抑制用于导电凸块的形成的抗蚀层的残存的晶圆以及晶圆的制造方法。
[0009]<用于解决问题的方法>
[0010]根据本专利技术的一个方式,提供一种晶圆,具有:基板；以及基板的一个面之上的多个导电凸块，在自与上述基板的一个面垂直的方向的俯视时，在上述基板的一个面中，上述多个导电凸块的面积密度在排列有多个有效芯片区域的第一区域内比设于上述第一区域的周围的第二区域内高。/>[0011]<专利技术的效果>
[0012]根据本专利技术的技术,能够抑制用于导电凸块的形成的抗蚀层的残存。
附图说明
[0013]图1是示出第一实施方式的晶圆的俯视图(其1)。
[0014]图2是示出第一实施方式的晶圆的俯视图(其2)。
[0015]图3是示出第一实施方式的晶圆的剖视图。
[0016]图4是示出第一实施方式的晶圆的导电凸块的面积密度的分布的图。
[0017]图5是示出第一实施方式的晶圆的制造方法的剖视图(其1)。
[0018]图6是示出第一实施方式的晶圆的制造方法的剖视图(其2)。
[0019]图7是示出第一实施方式的晶圆的制造方法的剖视图(其3)。
[0020]图8是示出第一实施方式的晶圆的制造方法的剖视图(其4)。
[0021]图9是示出第一实施方式的晶圆的制造方法的剖视图(其5)。
[0022]图10是示出第一实施方式的晶圆的制造方法的剖视图(其6)。
[0023]图11是示出第二实施方式的晶圆的俯视图。
[0024]图12是示出第二实施方式的晶圆的导电凸块的面积密度的分布的图。
[0025]图13是示出第三实施方式的晶圆的俯视图。
[0026]图14是示出第三实施方式的晶圆的导电凸块的面积密度的分布的图。
[0027]附图标记说明
[0028]1、2、3 晶圆
[0029]10
ꢀꢀꢀꢀ
基板
[0030]11
ꢀꢀꢀꢀ
电路形成面
[0031]21
ꢀꢀꢀꢀ
凸块形成区域
[0032]22
ꢀꢀꢀꢀ
凸块非形成区域
[0033]100
ꢀꢀꢀ
有效区域
[0034]110
ꢀꢀꢀ
有效芯片区域
[0035]130
ꢀꢀꢀ
第一电极焊盘
[0036]131
ꢀꢀꢀ
第一晶种层
[0037]132
ꢀꢀꢀ
第一铜层
[0038]133
ꢀꢀꢀ
第一焊料层
[0039]135
ꢀꢀꢀ
第一导电凸块
[0040]200
ꢀꢀꢀ
无效区域
[0041]210
ꢀꢀꢀ
无效芯片区域
[0042]230
ꢀꢀꢀ
第二电极焊盘
[0043]231
ꢀꢀꢀ
第二晶种层
[0044]232
ꢀꢀꢀ
第二铜层
[0045]233
ꢀꢀꢀ
第二焊料层
[0046]235
ꢀꢀꢀ
第二导电凸块
[0047]300
ꢀꢀꢀ
抗蚀层
[0048]311
ꢀꢀꢀ
第一开口部
[0049]312
ꢀꢀꢀ
第二开口部
具体实施方式
[0050]本申请专利技术人为了搞清楚在以往的晶圆中抗蚀层在无效区域中残存的原因,进行了专心研究。其结果,判明了在以往的晶圆中,由于在无效区域的外侧不形成导电凸块,因此在通过电解电镀形成导电凸块时,无效区域中的电流密度变得比有效区域中的电流密度高,形成于无效区域的导电凸块容易变得比形成于有效区域的导电凸块高。导电凸块越高,则在抗蚀层的去除时越容易阻碍抗蚀层的膨润,从而抗蚀层变得难以被去除。
[0051]如此,由于导电凸块在无效区域中形成为较高,因此抗蚀层易于残存。
[0052]本申请专利技术人们基于这样的见解,想到了下述实施方式。
[0053]以下,参照附图对实施方式进行具体说明。需要说明的是,在本说明书以及附图
中,对于实质上具有想通过功能构成的构成要素,有时通过赋予相同的附图标记而省略重复的说明。
[0054](第一实施方式)
[0055]首先,对于第一实施方式进行说明。第一实施方式与晶圆相关。
[0056][晶圆的构成][0057]图1以及图2是示出第一实施方式的晶圆的俯视图。图2放大示出了图1中的区域40。图3是示出第一实施方式的晶圆的剖视图。图3相当于沿图1中的III
‑
III线的剖视图。图4是示出第一实施方式的晶圆中的导电凸块的面积密度的分布的图。
[0058]如图1以及图2所示,第一实施方式的晶圆1具有基板10、多个第一导电凸块135、以及多个第二导电凸块235。在本专利技术中,为了方便,将晶圆1的第一导电凸块135以及第二导电凸块235侧设定为上侧或者一侧,将其相反侧设定为下侧或者另一侧。另外,将晶圆1的第一导电凸块135以及第二导电凸块235侧的面设定为一个面或者上表面,将其相反侧的面设定为另一面或者下表面。
[0059]基板10具有电路形成面11。基板10的直径为例如300mm(12英寸)或者200mm(8英寸)。第一导电凸块135以及第二导电凸块235设于电路形成面11之上。在本专利技术中,俯视是指自晶圆1的电路形成面11的法线方向观察对象物,俯视形状是指自晶圆1的电路形成面11的法线方向观察对象物的形状。电路形成面11是第一面的一个例子。
[0060]基板10包括凸块形成区域21、以及设于凸块形成区域21的周围的凸块非形成区域22。在凸块形成区域21中形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆,具有:基板；以及基板的一个面之上的多个导电凸块,在自与上述基板的一个面垂直的方向的俯视时,在上述基板的一个面中,上述多个导电凸块的面积密度在排列有多个有效芯片区域的第一区域内比设于上述第一区域的周围的第二区域内高。2.根据权利要求1所述的晶圆,其中,上述多个导电凸块包括上述第一区域内的多个第一导电凸块和上述第二区域内的多个第二导电凸块,在上述俯视时,在上述第二区域内的上述第二导电凸块的面积密度比在上述第一区域内的上述第一导电凸块的面积密度低。3.根据权利要求2所述的晶圆,其中,在上述第二区域内的上述第二导电凸块的面积密度随着自上述第一区域离开而连续降低。4.根据权利要求2所述的晶圆,其中,在上述第二区域内的上述第二导电凸块的面积密度随着自上述第一区域离开而阶段性降低。5.根据权利要求2至4中任一项所述的晶圆,其中,在上述第二区域内的上述第二导电凸块的面积密度为在上述第一区域内的上述第一导电凸块的面积密度的5％～80％。6.根据权利要求2至4中任一项所述的晶圆,其中,在自与上述...

【专利技术属性】
技术研发人员：山本研吾，
申请(专利权)人：新光电气工业株式会社，
类型：发明
国别省市：