导线架以及封装方法技术

本发明专利技术提出一种导线架以及封装方法。导线架包含：至少一易变形结构，该易变形结构包含一打线接合区、一晶粒焊垫、或一导线引脚；以及至少一牺牲结构，该牺牲结构连接于对应的易变形结构与导线架中对应的一接近部分之间，其中接近部分位于易变形结构附近。接近部分位于易变形结构附近。接近部分位于易变形结构附近。

【技术实现步骤摘要】
导线架以及封装方法


[0001]本专利技术涉及一种导线架，特别是通过牺牲结构以提供暂时支撑，并降低制作过程中内部变形的一种导线架。

技术介绍

[0002]因应封装尺寸越来越大的趋势，导线架(Lead frame)的打线接合区(Bond area)、晶粒焊垫(Die paddle)、或导线引脚(Lead finger)，其尺寸越来越长。参照图1，在满足连接信号的需求下，导线架11内越来越长的结构易扭曲变形。并且，当导线架11配置越来越复杂，导线架11内许多结构更需绕弯以避开其他结构，此绕弯的设计可导致扭曲变形的状况加剧。其中，扭曲变形的状况可造成结构错位、断裂、甚至及信号传递功能失效等。此外，扭曲变形状况也可能造成导线架11部分内部结构平面度不足、焊接点易脱焊、空焊。这些问题通常到品管阶段才被发现，其处理十分耗费人力物力。
[0003]为解决此困扰，参照图2显示美国专利US 20080157297的示意图，其中导线架上设置芯片21，为了降低应力的影响，导线架中设计了多组弓形缓冲结构22，以吸收内外结构间不同的变形量，而不致产生相互影响。为了容置弓形缓冲结构22、并提供弓形缓冲结构22的变形空间，将导线架的围框23往外扩大，封装尺寸因此外增数倍，封装尺寸的空间运用效率较低。
[0004]参照图3，其显示美国专利US 9093486的示意图，其中导线架31上贴附黏性胶带32，此黏性胶带32的黏贴面贴附于导线架31，导线架31另一侧又贴附另一胶带33，导线架31位于黏性胶带32与胶带33间。并导线架31位于黏性胶带32与胶带33之间，预先填入封装材料34，以减少导线架31的变形。此技术初步通过黏性胶带32固定导线架31，并通过封装材料34固定导线架31。然后，在填入封装材料34的导线架31上，进行设置芯片与焊线。然而，在导线架31以及固化的封装材料34上再一次堆叠熔融的封装材料34，此堆叠的熔融封装材料难以与原有封装材料34熔接良好，在熔接面上必然存在高残留应力，此残留应力可能基于瞬间局部相变化、以及两不同温度封装材料间的热膨胀差距。此外，导线架31与黏性胶带32或胶带33间可能有缝隙，导致封装材料34易在导线架31上局部溢料，遮盖导线架31的部分顶面或底面，影响后续焊接。熔融封装材料温度过高时，可导致已固化的封装材料34部分熔融，导线架31中部分结构可能出现移动，影响导线架31部分结构的位置准确度。
[0005]此外，另一美国专利US 7439097中揭露的现有技术，其类似于美国专利US 9093486，其中导线架也采预先封装的设计。然而，如前所述，前后封装材料间的熔接效果、封装材料在导线架上的部分溢料、后封装材料温度过高影响导线架部分结构的位置准确度，都是可能的缺点。
[0006]针对现有技术的缺点，本专利技术提供一种导线架的设计，可在不需增加导线架封装尺寸以及单次封装材料填入的制作条件下，大幅地降低导线架内部结构扭曲变形的困扰。

技术实现思路

[0007]就其中一个观点言，本专利技术提供了一种导线架，以解决前述的困扰。此导线架，包含至少一易变形结构以及至少一牺牲结构。易变形结构包含一打线接合区(Bond area)、一晶粒焊垫(Die paddle)、或一导线引脚(Lead finger)。牺牲结构连接于对应的易变形结构与导线架中对应的一接近部分之间，用于提供暂时支撑，并降低或避免制作过程中易变形结构的扭曲变形，其中接近部分位于易变形结构附近。
[0008]当封装尺寸越来越大的趋势，导线架内的打线接合区、晶粒焊垫、或导线引脚，都可能包含细长且弯曲的设计，以满足越来越复杂的联机需求。无论是机械、激光或化学切割导线架，导线架中部分结构细长且弯曲处的结构强度不足，都具扭曲变形的高风险。本专利技术在导线架中结构强度较弱处加入牺牲结构，以补强结构强度(或补强结构刚性)，为本专利技术提供的技术特征之一。
[0009]一实施例中，牺牲结构于导线架中具有一半切断状态，此半切断状态的牺牲结构具有少于其他导线架厚度(例如，导线架厚度的一半厚度)的特征。
[0010]一实施例中，导线架中的接近部分，包含与易变形结构邻近的导线架中另一打线接合区、另一晶粒焊垫、或另一导线引脚，其端视哪一个离易变形结构较近、或者可形成适当的辅助结构强度。一实施例中，导线架又包含一围框，以环绕导线架。此实施例中，导线架中的接近部分，可包含与易变形结构邻近的导线架中另一打线接合区、另一晶粒焊垫、另一导线引脚、或围框，其端视哪一个离易变形结构较近、或者可形成适当的辅助结构强度。
[0011]本专利技术的导线架，可用于方型扁平无引脚封装(Quad Flat No Lead，QFN)、方型扁平式封装技术(Quad Flat Package，QFP)、双列直插封装(Dual In
‑
Line Package，DIP)、小型封装(Small Outline Package，SOP)、小型晶体管封装(Small Outline Transistor，SOT)、以及系统整合芯片封装(System on Integrated Chip，SOIC)。
[0012]另一观点中，本专利技术提供一种封装方法，包含：提供一导线架，导线架中包含至少一易变形结构与至少一牺牲结构，其中牺牲结构连接于对应的易变形结构与导线架中对应的接近部分之间，用于暂时补强易变形结构；设置晶粒或散热元件于导线架上；提供一封装材料，进行封装导线架与其上的晶粒或散热元件；从导线架完全切断或移除至少部分牺牲结构；以及切割封装材料以及导线架，以形成多个封装结构，各封装结构包含晶粒与散热元件中至少其一、一封装材料部分对应分割后封装材料、以及一导线架部分对应分割后导线架。
[0013]一实施例中，以封装材料进行封装导线架与其上的晶粒或散热元件的步骤中，又包含：封装材料进行封装导线架的一侧，以及封装于此侧导线架上设置的晶粒或散热元件。
[0014]一实施例中，从导线架移除牺牲结构的步骤中，包含：通过激光切割、化学蚀刻、以及机械加工方式移除牺牲结构。
[0015]以下通过具体实施例详加说明，会更容易了解本专利技术的目的、
技术实现思路
、特点及其所实现的效果。
附图说明
[0016]图1、图2、图3显示现有技术中导线架的示意图。
[0017]图4、图5显示根据本专利技术的两实施例中的导线架的示意图。
[0018]图6A至图6F显示本专利技术的一实施例的封装方法的步骤示意图。
[0019]图7A至图7F显示本专利技术的一实施例的封装方法的步骤示意图。
[0020]图中符号说明
[0021]11，31，40，50，60，70：导线架
[0022]21：芯片
[0023]22：弓形缓冲结构
[0024]23：围框
[0025]32：黏性胶带
[0026]33：胶带
[0027]34：封装材料
[0028]41，51，61，71：易变形结构
[0029]411，511：打线接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种导线架，其特征在于，包含：至少一易变形结构，该易变形结构包含一打线接合区、一晶粒焊垫、或一导线引脚；以及至少一牺牲结构，该牺牲结构连接于对应的该易变形结构与该导线架中对应的一接近部分之间，其中该接近部分位于该易变形结构附近。2.如权利要求1所述的导线架，其中，该牺牲结构于该导线架中为一半切断状态。3.如权利要求1所述的导线架，其中，于该导线架用以设置至少一晶粒或至少一散热元件于该导线架上，且于一封装材料封装该导线架与其上的该晶粒或该散热元件后，从该导线架完全切断或移除至少部分该牺牲结构，以形成多个封装结构。4.如权利要求1所述的导线架，其中，该导线架中的该接近部分，包含该易变形结构外的该导线架的另一打线接合区、另一晶粒焊垫、或另一导线引脚。5.如权利要求1所述的导线架，其中，该牺牲结构用于提升该易变形结构的变形阻抗。6.如权利要求1所述的导线架，其中，该导线架可用于方形扁平无引脚封装、方型扁平式封装技术、双列直插封装、小型封装、小型晶体管封装、以及系统整合芯片封装。7.一种封装方法，其特征...

【专利技术属性】
技术研发人员：颜豪疄，黄恒赍，胡永中，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：