一种半导体器件结构及其制备方法技术

本发明专利技术提供一种半导体器件结构及其制备方法，所述半导体器件结构包括：衬底层、生长阻挡层、外延结构；衬底层的材料为(110)单晶硅；衬底层设置多个相间的凹槽，生长阻挡层覆盖凹槽的第一侧壁，外延结构覆盖凹槽的第二侧壁并突出于凹槽形成脊形外延部。本发明专利技术通过使用(110)单晶硅，使外延结构可以在侧壁生长有效的外延面，改善器件在晶圆上的空间利用率，提高单位晶圆可容纳的HEMT器件密度；同时利用(110)单晶硅上的外延生长结构，使脊形外延部可以与衬底层没有接触，从而降低层间应力产生位错的概率，降低器件对缓冲层的依赖；另外通过侧壁选区外延生长技术，降低了外延结构外延生长产生的位错密度，改善器件外延结构质量。改善器件外延结构质量。改善器件外延结构质量。

【技术实现步骤摘要】
一种半导体器件结构及其制备方法


[0001]本专利技术属于半导体集成电路制造
，特别是涉及一种半导体器件结构及其制备方法。

技术介绍

[0002]高电子迁移率晶体管(HEMT)是场效应晶体管(FET)的一种形式，用于在微波频率下提供较高的性能水平。HEMT提供了低噪声系数和在极高微波频率下工作的能力，因此该器件可以应用于射频领域和超高速领域。随着5G通信的迅速发展，改善HEMT应用性能的结构和工艺备受关注。
[0003]现有的HEMT器件多通过在晶圆上平面集成的方式进行制备，导致其可集成的HEMT器件密度受到晶圆面积限制较大，单位晶圆可生产的HEMT器件数较少。同时由于目前可以作为单晶衬底的材料有限，而在现有衬底材料上生长有效的HEMT外延层的技术成为重点难题，尽管使用成核层可以实现不同晶格常数的材料之间进行外延生长，仍会产生较多的晶格位错，从而影响器件性能的可靠性。因此，有必要对现有技术进行改进，以克服现有技术的不足。
[0004]应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的，不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体器件结构及其制备方法，用于解决现有技术中在单位晶圆上可制备的HEMT器件密度较低和HEMT器件外延层位错密度大的问题。
[0006]为实现上述目的，本专利技术提供一种半导体器件结构的制备方法，所述制备方法包括如下步骤：
[0007]提供材料为(110)单晶硅的一衬底层；
[0008]将所述衬底层图形化形成多个相间的凹槽，每个所述凹槽包括相对设置的第一侧壁和第二侧壁；
[0009]于多个所述凹槽的所述第一侧壁设置生长阻挡层；
[0010]于覆盖有所述生长阻挡层的多个所述凹槽的所述第二侧壁设置外延结构，所述外延结构突出于所述凹槽形成脊形外延部，所述脊形外延部之间相互隔离，所述外延结构包括三五族化合物半导体层。
[0011]可选地，所述制备方法还包括：在所述脊形外延部上设置栅极；所述栅极通过与所述第二侧壁成预设角度形成在所述脊形外延部上；通过于所述脊形外延部内埋或外嵌的方式形成源极和漏极。
[0012]可选地，于所述凹槽的所述第二侧壁设置所述外延结构之前，使用沸腾的王水对
所述凹槽进行清洗。
[0013]可选地，使用沸腾的王水对所述凹槽进行清洗后，使用氢氟酸溶液清洗所述凹槽，所述氢氟酸溶液浓度小于等于0.5％。
[0014]本专利技术还提供一种半导体器件结构，所述半导体器件结构采用上述任意一种所述的制备方法制备得到，所述半导体器件结构包括：
[0015]衬底层、生长阻挡层、外延结构；
[0016]所述衬底层设置多个相间的凹槽，每个所述凹槽包括相对设置的第一侧壁和第二侧壁；所述衬底层的材料为(110)单晶硅；
[0017]所述生长阻挡层覆盖在多个所述凹槽的所述第一侧壁，所述外延结构设置在覆盖有所述生长阻挡层的多个所述凹槽的所述第二侧壁，并突出于所述凹槽形成脊形外延部，所述脊形外延部之间相互隔离，所述外延结构包括三五族化合物半导体层。
[0018]可选地，所述外延结构上还形成有器件结构，所述器件结构包括基于所述三五族化合物半导体层的HEMT器件、探测器器件或LED发光器件中的一种或一种以上的任意组合。
[0019]可选地，相邻两凹槽之间包括一台面，所述凹槽包括一底面，所述生长阻挡层覆盖在多个所述凹槽的所述第一侧壁、所述底面和与所述第一侧壁相接的所述台面上；所述外延结构的所述脊形外延部沿第二方向设置在所述台面的所述生长阻挡层上。
[0020]可选地，所述底面沿第一方向的长度设置为2微米
‑
10微米，所述第一侧壁沿所述第二方向的长度为5微米
‑
15微米，所述第二侧壁沿所述第二方向的长度为5微米
‑
15微米，所述台面沿所述第一方向的长度为1微米
‑
10微米，所述底面沿所述第一方向的长度小于所述第一侧壁沿所述第二方向的长度，所述第一方向垂直于所述第二方向
[0021]可选地，所述外延结构包括成核层和三五族化合物半导体层；所述成核层与所述第二侧壁接触，所述成核层材料为氮化铝；所述三五族化合物半导体层设置于所述成核层表面，所述三五族化合物半导体层包括AlGaN层和GaN层所形成的势垒结构。
[0022]可选地，当所述器件结构为基于所述三五族化合物半导体层的HEMT器件时，所述半导体器件结构还包括电极层，所述电极层设置在每个所述外延结构上，所述电极层包括栅极、源极和漏极；所述栅极架设在所述外延结构的所述脊形外延部上，不同所述脊形外延部对应的所述栅极彼此独立分开或按预设组合形成有效电连接；
[0023]所述源极和所述漏极均内埋或外嵌于所述脊形外延部，不同所述脊形外延部对应的所述源极、所述漏极之间彼此独立分开或按预设组合形成有效电连接。
[0024]如上所述，本专利技术的半导体器件结构及其制备方法，具有以下有益效果：
[0025]本专利技术通过使用(110)单晶硅，使外延结构可以在侧壁生长有效的外延面，改善器件在晶圆上的空间利用率，提高单位晶圆可容纳的HEMT器件密度；
[0026]本专利技术利用(110)单晶硅上的外延生长结构，使脊形外延部可以与衬底层没有接触，从而降低层间应力产生位错的概率，降低器件对缓冲层的依赖；
[0027]本专利技术通过侧壁选区外延生长技术，降低了外延结构外延生长产生的位错密度，改善器件外延结构质量。
附图说明
[0028]图1显示为本专利技术实施例一中步骤1)提供衬底层所呈现的结构示意图。
[0029]图2显示为本专利技术实施例一中步骤2)沉积抗蚀层所呈现的结构示意图。
[0030]图3显示为本专利技术实施例一中步骤2)沉积光阻层所呈现的结构示意图。
[0031]图4显示为本专利技术实施例一中步骤2)图形化光阻层所呈现的结构示意图。
[0032]图5显示为本专利技术实施例一中步骤2)刻蚀抗蚀层所呈现的结构示意图。
[0033]图6显示为本专利技术实施例一中步骤2)去除光阻层所呈现的结构示意图。
[0034]图7显示为本专利技术实施例一中步骤2)刻蚀衬底层所呈现的结构示意图。
[0035]图8显示为本专利技术实施例一中步骤2)去除抗蚀层所呈现的结构示意图。
[0036]图9显示为本专利技术实施例一中步骤3)生长阻挡层所呈现的结构示意图。
[0037]图10显示为本专利技术实施例一中步骤4)设置外延结构所呈现的结构示意图。
[0038]图11显示为本专利技术实施例一的可选示例中设置栅极所呈现的结构示意图。
[0039]图12显示为本专利技术实施例二中器件结构的俯视图示意图。
[0040]元件标号说明
...

【技术保护点】

【技术特征摘要】
1.一种半导体器件结构的制备方法，其特征在于，所述制备方法包括以下步骤：提供材料为(110)单晶硅的一衬底层；将所述衬底层图形化形成多个相间的凹槽，每个所述凹槽包括相对设置的第一侧壁和第二侧壁；于多个所述凹槽的所述第一侧壁设置生长阻挡层；于覆盖有所述生长阻挡层的多个所述凹槽的所述第二侧壁设置外延结构，所述外延结构突出于所述凹槽形成脊形外延部，所述脊形外延部之间相互隔离，所述外延结构包括三五族化合物半导体层。2.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述制备方法还包括：在所述脊形外延部上设置栅极；所述栅极通过与所述第二侧壁成预设角度形成在所述脊形外延部上；通过于所述脊形外延部内埋或外嵌的方式形成源极和漏极。3.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，于所述凹槽的所述第二侧壁设置所述外延结构之前，使用沸腾的王水对所述凹槽进行清洗。4.根据权利要求3所述的半导体器件结构的制备方法，其特征在于，使用沸腾的王水对所述凹槽进行清洗后，使用氢氟酸溶液清洗所述凹槽，所述氢氟酸溶液浓度小于等于0.5％。5.一种半导体器件结构，其特征在于，所述半导体器件结构采用权利要求1
‑
4中任意一项所述的制备方法制备得到，所述半导体器件结构包括：衬底层、生长阻挡层、外延结构；所述衬底层设置多个相间的凹槽，每个所述凹槽包括相对设置的第一侧壁和第二侧壁；所述衬底层的材料为(110)单晶硅；所述生长阻挡层覆盖在多个所述凹槽的所述第一侧壁，所述外延结构设置在覆盖有所述生长阻挡层的多个所述凹槽的所述第二侧壁，并突出于所述凹槽形成脊形外延部，所述脊形外延部之间相互隔离，所述外延结构包括三五族化合物半导体层。6.根据权利要求5所述的半导体器件结构，其特征在于，所述外延结构上还形成有器件结构，所述器件结构包括基于所述三五族化合...

【专利技术属性】
技术研发人员：沈硕珩，许东，
申请(专利权)人：上海新微半导体有限公司，
类型：发明
国别省市：