半导体封装制造技术

公开了一种半导体封装，可以包括竖直堆叠的半导体芯片以及将半导体芯片彼此连接的第一连接端子、第二连接端子和第三连接端子。每个半导体芯片可以包括半导体衬底、在半导体衬底上的互连层、通过半导体衬底与互连层连接的贯穿电极、以及在互连层上的第一组、第二组和第三组。互连层可以包括绝缘层以及在绝缘层中的第一金属层和第二金属层。第一组和第二组可以与第二金属层接触，并且第三组可以与第二金属层间隔开。第一组和第三组中的每一组可以包括以多对一的方式与第一连接端子和第三连接端子中的对应一个连接的焊盘。第二组可以包括以一对一的方式与第二连接端子连接的焊盘。以一对一的方式与第二连接端子连接的焊盘。以一对一的方式与第二连接端子连接的焊盘。

【技术实现步骤摘要】
半导体封装
[0001]相关申请的交叉引用
[0002]本申请要求于2021年9月27日向韩国知识产权局递交的韩国专利申请No.10
‑
2021
‑
0127487的优先权，其全部分内容通过引用合并于此。


[0003]本公开涉及一种半导体封装，并且具体地，涉及一种具有衬底通孔(TSV)的半导体封装。

技术介绍

[0004]由于电子工业的飞速发展和用户需求的多样化的增加，需要电子设备具有减小的尺寸和更多的功能。相应地，电子设备中使用的半导体器件也需要具有减小的尺寸和更多的功能。为了满足该需求，已经提出了一种半导体封装技术，其中使用衬底通孔(TSV)连接竖直堆叠的多个半导体芯片。

技术实现思路

[0005]本公开的实施例提供了一种在竖直方向上具有优异的散热特性的半导体封装。
[0006]根据本公开的实施例，一种半导体封装可以包括竖直堆叠的多个半导体芯片以及将半导体芯片彼此连接的第一连接端子、第二连接端子和第三连接端子。多个半导体芯片中的每一个可以包括：半导体衬底，包括彼此相对的第一表面和第二表面；互连层，设置在半导体衬底的第一表面上；多个贯穿电极，设置为贯穿半导体衬底并连接到互连层；以及第一焊盘组、第二焊盘组和第三焊盘组，设置在互连层上。互连层可以包括绝缘层以及在绝缘层中竖直堆叠在半导体衬底的第一表面上的第一金属层和第二金属层。第二金属层的厚度可以大于第一金属层的厚度。第一焊盘组和第二焊盘组可以与第二金属层接触，并且第三焊盘组可以与第二金属层间隔开。第一焊盘组可以包括多个第一焊盘，并且第一连接端子可以以一对多的方式连接到多个第一焊盘。第二焊盘组可以包括多个第二焊盘，并且第二连接端子可以以一对一的方式连接到多个第二焊盘。第三焊盘组可以包括多个第三焊盘，并且第三连接端子可以以一对多的方式连接到多个第三焊盘。
[0007]根据本公开的实施例，一种半导体封装可以包括第一半导体芯片、在第一半导体芯片上的第二半导体芯片、以及在第一半导体芯片与第二半导体芯片之间的连接区。第一半导体芯片可以包括多个第一贯穿电极和多个第二贯穿电极，并且第二半导体芯片可以包括与第一半导体芯片相邻的互连层。互连层可以包括绝缘层以及竖直堆叠在绝缘层中的第一金属层和第二金属层。第二金属层可以比第一金属层厚。连接区可以包括：下电压焊盘和下信号焊盘，与第二半导体芯片相邻并与第二金属层接触；下虚设焊盘，与第二半导体芯片相邻并与第二金属层间隔开；上电压焊盘，与第一半导体芯片相邻并以一对多的方式连接到多个第一贯穿电极；上信号焊盘，与第一半导体芯片相邻并以一对一的方式连接到多个第二贯穿电极；以及上虚设焊盘，与第一半导体芯片相邻并与多个第一贯穿电极和多个第
二贯穿电极间隔开。与第二半导体芯片相邻的下虚设焊盘可以连接到与第一半导体芯片相邻的上虚设焊盘。
[0008]根据本公开的实施例，一种半导体封装可以包括封装衬底、在封装衬底上的中介层、在中介层上的第一半导体芯片、以及设置为与第一半导体芯片相邻的封装。封装可以包括竖直堆叠的多个第二半导体芯片以及将多个第二半导体芯片彼此连接的第一连接端子、第二连接端子、第三连接端子和第四连接端子。多个第二半导体芯片中的每一个可以包括半导体衬底、设置为贯穿半导体衬底的多个贯穿电极、设置在半导体衬底的表面上的互连层、以及设置在互连层上的信号焊盘组、电源焊盘组、接地焊盘组和虚设焊盘组。信号焊盘组、电源焊盘组、接地焊盘组和虚设焊盘组可以分别包括信号焊盘、电源焊盘、接地焊盘和虚设焊盘。第一连接端子可以以一对多的方式与电源焊盘接触，并且第二连接端子可以以一对多的方式与接地焊盘接触。第三连接端子可以以一对多的方式与虚设焊盘接触，并且每个第四连接端子可以以一对一的方式与信号焊盘中的对应一个接触。第一连接端子至第三连接端子之一的纵横比可以小于第四连接端子的纵横比。
附图说明
[0009]图1是示意性示出了根据本公开的实施例的半导体封装的截面图。
[0010]图2是示出了根据本公开的实施例的半导体封装中的连接区及其相邻区的放大截面图。
[0011]图3是示出了图2的部分“A”的放大截面图。
[0012]图4是示例性示出了图2的金属层和连接端子的布置的平面图。
[0013]图5是示意性地示出了设置有连接端子的区域的平面图。
[0014]图6是示出了根据本公开的实施例的半导体封装中的连接区及其相邻区的放大截面图。
[0015]图7是示出了根据本公开的实施例的半导体封装中的连接区及其相邻区的放大截面图。
[0016]图8是示出了根据本公开的实施例的半导体封装中的连接区及其相邻区的放大截面图。
[0017]图9是示出了根据本公开的实施例的半导体封装中的连接区及其相邻区的放大截面图。
[0018]图10是示出了根据本公开的实施例的半导体封装的平面图。
[0019]图11是沿着图10的线I
‑
I
’
截取的截面图。
具体实施例
[0020]现在将参考示出了示例实施例的附图更全面地描述本公开的示例实施例。
[0021]图1是示意性地示出了根据本公开的实施例的半导体封装1的截面图。
[0022]参考图1，封装1可以设置并且可以称为半导体芯片堆叠ST。半导体芯片堆叠ST可以包括多个第一半导体芯片100和100t、第二半导体芯片200、模塑构件MD、以及设置在第一半导体芯片100和100t之间以及第一半导体芯片100与第二半导体芯片200之间的粘合层AD。
[0023]第一半导体芯片100和100t可以在竖直方向上堆叠在第二半导体芯片200的顶表面上。在实施例中，第一半导体芯片100和100t中的至少一个可以是存储器芯片。存储器芯片可以是动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)芯片之一。
[0024]第二半导体芯片200可以被称为基础芯片或缓冲芯片。在实施例中，第二半导体芯片200可以是逻辑芯片。逻辑芯片可以是图形处理单元(GPU)和片上系统(SOO)芯片之一。
[0025]模塑构件MD可以覆盖第一半导体芯片100和100t的侧表面、第二半导体芯片200的顶表面和粘合层AD的侧表面。在实施例中，模塑构件MD可以由环氧化合物形成或包括环氧化合物。第一半导体芯片100中的每一个可以包括第一半导体衬底110、互连层120、第一保护层190(例如，参见图2)、第二保护层150和第一贯穿电极140。
[0026]在实施例中，第一半导体衬底110可以由硅形成或包括硅。第一半导体衬底110可以包括彼此相对的第一表面110a和第二表面110b。互连层120可以设置在第一表面110a上。第一保护层190可以设置在互连层120的底表面上。第一保护层190可以由绝缘材料(例如，氮化硅层)形成或包括绝缘材料(例如，氮化硅层)。
[0027]第一下焊盘组160可以设置在第一保护层190上。第一下焊盘组160可以由导电材料(例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：竖直堆叠的多个半导体芯片；以及第一连接端子、第二连接端子和第三连接端子，将所述多个半导体芯片彼此连接，其中，所述多个半导体芯片中的每一个包括：半导体衬底，包括彼此相对的第一表面和第二表面；互连层，设置在所述半导体衬底的所述第一表面上；多个贯穿电极，设置为贯穿所述半导体衬底并连接到所述互连层；以及第一焊盘组、第二焊盘组和第三焊盘组，设置在所述互连层上，所述互连层包括：绝缘层；以及第一金属层和第二金属层，在所述绝缘层中竖直堆叠在所述半导体衬底的所述第一表面上，所述第二金属层的厚度大于所述第一金属层的厚度，所述第一焊盘组和所述第二焊盘组与所述第二金属层接触，所述第三焊盘组与所述第二金属层间隔开，所述第一焊盘组包括多个第一焊盘，所述第一连接端子以一对多的方式连接到所述多个第一焊盘，所述第二焊盘组包括多个第二焊盘，所述第二连接端子以一对一的方式连接到所述多个第二焊盘中的对应第二焊盘，所述第三焊盘组包括多个第三焊盘，并且所述第三连接端子以一对多的方式连接到所述多个第三焊盘。2.根据权利要求1所述的半导体封装，其中，所述第二金属层包括第一布线和第二布线，所述第一布线在与所述半导体衬底的所述第一表面平行的第一方向上具有第一宽度，所述第二布线中的每一条在所述第一方向上具有第二宽度，所述第一宽度大于所述第二宽度的5倍，所述多个第一焊盘以多对一的方式与所述第一布线接触，并且所述多个第二焊盘中的每一个以一对一的方式与所述第二布线中的对应第二布线接触。3.根据权利要求1所述的半导体封装，其中，所述第一连接端子和所述第三连接端子中的每一个设置为具有其中合并了多个凸块的结构。4.根据权利要求1所述的半导体封装，其中，所述第一连接端子和所述第三连接端子包括金属结构，并且所述金属结构具有矩形截面。5.根据权利要求1所述的半导体封装，其中，所述第一焊盘组中的所述多个第一焊盘中的每一个的直径大于所述多个第一焊盘中的相邻第一焊盘之间的间隔距离。6.根据权利要求5所述的半导体封装，其中，所述第一焊盘组设置为与所述第三焊盘组相邻，并且
所述第一焊盘组与所述第三焊盘组之间的间隔距离大于或等于所述多个第一焊盘中的每一个的直径。7.根据权利要求1所述的半导体封装，其中，当在相同高度处测量时，所述第一连接端子和所述第三连接端子在平行于所述第一表面的第一方向上的宽度中的每一个大于所述第二连接端子在所述第一方向上的宽度。8.根据权利要求1所述的半导体封装，还包括：保护层，介于所述互连层与所述第一焊盘组、所述第二焊盘组和所述第三焊盘组之间，其中，所述保护层包括绝缘材料。9.根据权利要求8所述的半导体封装，其中，所述多个第三焊盘中的每一个包括两部分，其中一部分与所述第三连接端子接触，而其中另一部分与所述保护层和所述绝缘层接触。10.根据权利要求1所述的半导体封装，其中，当在平面图中观察时，所述第三连接端子设置为覆盖所述半导体衬底的面积的20％至50％。11.一种半导体封装，包括：第一半导体芯片；第二半导体芯片，在所述第一半导体芯片上；以及连接区，在所述第一半导体芯片与所述第二半导体芯片之间，其中，所述第一半导体芯片包括多个第一贯穿电极和多个第二贯穿电极，所述第二半导体芯片包括与所述第一半导体芯片相邻的互连层，所述互连层包括：绝缘层；以及第一金属层和第二金属层，竖直堆叠在所述绝缘层中，所述第二金属层...

【专利技术属性】
技术研发人员：金泰焕，金荣得，金载春，吴琼硕，李应彰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：