一种用于射频收发芯片的RSSI级联运放电路制造技术

本发明专利技术公开一种用于射频收发芯片的RSSI级联运放电路，属于集成电路领域，包括RC滤波模块、级联运放模块、比较器和整流器；RC滤波模块的双输入端外接于外部信号，双输出端与级联运放模块的双输入端连接，用于取前级信号并进行处理成有效信号输送至级联运放模块；级联运放模块用于放大输入信号并放大电路的工作线性范围，包括N级串联的单级运放模块，每级单级运放模块的双输出端均与整流器的输入端连接；最后一级的单级运放模块的双输出端与比较器的双输入端连接，比较器的双输出端与外部的数字信号连接。本发明专利技术具有较大增益，从而带来较大的工作线性范围；使用特殊的运放结构，使增益几乎不受PVT的影响，使得级联运放模块的总增益更加稳定。增益更加稳定。增益更加稳定。

【技术实现步骤摘要】
一种用于射频收发芯片的RSSI级联运放电路


[0001]本专利技术涉及集成电路
，特别涉及一种用于射频收发芯片的RSSI级联运放电路。

技术介绍

[0002]随着无线通信的发展，电路的设计对低功耗和低成本的要求越来越高。因而GPS接收机系统的设计也朝着低成本、高度集成和低功耗的方向发展。因此，RSSI(Received Signal Strength Indication，接收的信号强度指示)的设计得到越来越多的重视，因为它们不仅是信号大小控制电路中的重要组成部分，而且在系统电源管理方面也有一定的作用。
[0003]当RSSI电路检测到系统没有输入信号时，它可以控制系统中的某些模块进入关闭或休眠状态，从而降低系统的功耗，延长系统的寿命。由于连续检波式对数放大器能用较小输出电压范围表示很大的输入信号的动态范围，所以在RSSI电路中得到广泛应用。连续检波式对数放大器的对数振幅特性是用输入电压信号连续相加法得到的，这种方法可以得到由一系列折线分段线性近似的对数特性曲线。
[0004]连续检波式对数放大器由多级限幅放大器级联而成，全波整流器将每一级限幅放大器的输出电压转化为电流，将输出电流线性叠加通过低通滤波得到的直流电压信号用来指示输入信号强度。

技术实现思路

[0005]本专利技术的目的在于提供一种用于射频收发芯片的RSSI级联运放电路，以解决
技术介绍
中的问题。
[0006]为解决上述技术问题，本专利技术提供了一种用于射频收发芯片的RSSI级联运放电路，包括RC滤波模块、级联运放模块、比较器和整流器四个部分；
[0007]所述RC滤波模块的双输入端外接于外部信号Vin1和Vin2，双输出端与所述级联运放模块的双输入端连接，用于取前级信号并进行处理成有效信号输送至所述级联运放模块；
[0008]所述级联运放模块用于放大输入信号并放大电路的工作线性范围，包括N级串联的单级运放模块，每级单级运放模块的双输出端均与所述整流器的输入端连接；
[0009]最后一级的单级运放模块的双输出端与比较器的双输入端连接，比较器的双输出端与外部的数字信号Vout1和Vout2连接。
[0010]在一种实施方式中，所述RC滤波模块包括在每条支路中的一个耦合电容和可控电阻，两个耦合电容分别直连外部信号Vin1和Vin2；可控电阻的一端与所述级联运放模块的双输入端并联，可控电阻另一端由外部电路提供稳定DC信号给所述级联运放模块。
[0011]在一种实施方式中，所述单级运放模块包括偏置电路，所述偏置电路包括NMOS管MN9～MN16和PMOS管MP19～MP20；
[0012]NMOS管MN9的漏端连接电流I1，栅端连接V6口，源端同时连接NMOS管MN10的漏端和栅端、NMOS管MN11的栅端；NMOS管MN10的源端连接NMOS管MN11的漏端；NMOS管MN11的源端接地，栅端连接NMOS管MN13的栅端；
[0013]NMOS管MN12的漏端连接电流I2，栅端连接V7口，源端同时连接NMOS管MN13的漏端和NMOS管MN14的栅端；NMOS管MN13的栅端连接NMOS管MN15的栅端，源端连接NMOS管MN14的漏端；NMOS管MN14的源端接地，栅端连接NMOS管MN16的栅端；
[0014]NMOS管MN16的源端接地，栅端连接V3口，漏端连接NMOS管MN15的源端；NMOS管MN15的栅端连接V2口，漏端同时连接PMOS管MP20的漏端和栅端、PMOS管MP19的栅端；
[0015]PMOS管MP20的源端连接PMOS管MP19的漏端，PMOS管MP19的源端接电源VDD，栅端连接V1口。
[0016]在一种实施方式中，所述单级运放模块包括核心运放电路，所述核心运放电路包括NMOS管MN1～MN8、PMOS管MP1～MP18；
[0017]NMOS管MN1的栅端连接V3口，源端接地，漏端连接NMOS管MN2的源端；NMOS管MN2的栅端连接V2口，漏端连接NMOS管MN3的源端和NMOS管MN4的源端；
[0018]PMOS管MP1的源端和PMOS管MP4的源端均连接电源VDD，PMOS管MP1的漏端连接PMOS管MP2的源端，PMOS管MP2的漏端连接PMOS管MP3的源端；PMOS管MP1的栅端和PMOS管MP2的栅端连接PMOS管MP3的漏端；
[0019]PMOS管MP4的漏端连接PMOS管MP5的源端，PMOS管MP5的漏端均连接PMOS管MP6的源端；PMOS管MP4的栅端和PMOS管MP5的栅端均连接PMOS管MP6的漏端；
[0020]PMOS管MP7的源端连接电源VDD，漏端连接PMOS管MP8的源端，PMOS管MP8漏端连接PMOS管MP9的源端；PMOS管MP7的栅端和PMOS管MP8的栅端均连接PMOS管MP3的漏端，PMOS管MP9的漏端连接输出端VOUT1；
[0021]PMOS管MP13的源端连接电源VDD，栅端连接V4口，漏端连接PMOS管MP14的源端，PMOS管MP14的栅端连接PMOS管MP15的源端；PMOS管MP15的栅端连接V4口，漏端连接PMOS管MP7的栅端；PMOS管MP14的漏端连接PMOS管MP8的源端；
[0022]PMOS管MP10的源端连接电源VDD，漏端连接PMOS管MP11的源端，PMOS管MP11漏端连接PMOS管MP12的源端；PMOS管MP10的栅端和PMOS管MP11的栅端均连接PMOS管MP6的漏端，PMOS管MP12的漏端连接输出端VOUT2；
[0023]PMOS管MP16的源端连接电源VDD，栅端连接V5口，漏端连接PMOS管MP17的源端，PMOS管MP17的栅端连接PMOS管MP18的源端；PMOS管MP18的栅端连接V5口，漏端连接PMOS管MP10的栅端；PMOS管MP17的漏端连接PMOS管MP11的源端。
[0024]在一种实施方式中，所述NMOS管MN3的漏端连接所述PMOS管MP3的漏端；所述NMOS管MN4的漏端连接所述PMOS管MP6的漏端；所述NMOS管MN5的漏端连接所述PMOS管MP9的漏端，源端连接所述NMOS管MN6的漏端，所述NMOS管MN6的源端接地；所述NMOS管MN7的漏端连接所述PMOS管MP12的漏端，源端连接所述NMOS管MN8的漏端，所述NMOS管MN8的源端接地；
[0025]所述NMOS管MN3、MN4、MN5、MN6、MN7和MN8分别由四个相同N型晶体管相连形成的串联反馈电路。
[0026]在一种实施方式中，所述PMOS管MP1、MP2、MP3的支路与PMOS管MP4、MP5、MP6的支路组成的电流镜，与所述PMOS管MP7、MP8、MP9的支路与PMOS管MP10、MP11、MP12的支路组成的
电流镜完全对称。
[0027]本专利技术提供的一种用于射频收发芯片的RSSI级联运放电路，具有以下有益效果：
[0028](1)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于射频收发芯片的RSSI级联运放电路，其特征在于，包括RC滤波模块、级联运放模块、比较器和整流器四个部分；所述RC滤波模块的双输入端外接于外部信号Vin1和Vin2，双输出端与所述级联运放模块的双输入端连接，用于取前级信号并进行处理成有效信号输送至所述级联运放模块；所述级联运放模块用于放大输入信号并放大电路的工作线性范围，包括N级串联的单级运放模块，每级单级运放模块的双输出端均与所述整流器的输入端连接；最后一级的单级运放模块的双输出端与比较器的双输入端连接，比较器的双输出端与外部的数字信号Vout1和Vout2连接。2.如权利要求1所述的一种用于射频收发芯片的RSSI级联运放电路，其特征在于，所述RC滤波模块包括在每条支路中的一个耦合电容和可控电阻，两个耦合电容分别直连外部信号Vin1和Vin2；可控电阻的一端与所述级联运放模块的双输入端并联，可控电阻另一端由外部电路提供稳定DC信号给所述级联运放模块。3.如权利要求1所述的一种用于射频收发芯片的RSSI级联运放电路，其特征在于，所述单级运放模块包括偏置电路，所述偏置电路包括NMOS管MN9～MN16和PMOS管MP19～MP20；NMOS管MN9的漏端连接电流I1，栅端连接V6口，源端同时连接NMOS管MN10的漏端和栅端、NMOS管MN11的栅端；NMOS管MN10的源端连接NMOS管MN11的漏端；NMOS管MN11的源端接地，栅端连接NMOS管MN13的栅端；NMOS管MN12的漏端连接电流I2，栅端连接V7口，源端同时连接NMOS管MN13的漏端和NMOS管MN14的栅端；NMOS管MN13的栅端连接NMOS管MN15的栅端，源端连接NMOS管MN14的漏端；NMOS管MN14的源端接地，栅端连接NMOS管MN16的栅端；NMOS管MN16的源端接地，栅端连接V3口，漏端连接NMOS管MN15的源端；NMOS管MN15的栅端连接V2口，漏端同时连接PMOS管MP20的漏端和栅端、PMOS管MP19的栅端；PMOS管MP20的源端连接PMOS管MP19的漏端，PMOS管MP19的源端接电源VDD，栅端连接V1口。4.如权利要求3所述的一种用于射频收发芯片的RSSI级联运放电路，其特征在于，所述单级运放模块包括核心运放电路，所述核心运放电路包括NMOS管MN1～MN8、PMOS管MP1～MP18；NMOS管MN1的栅端连接V3口，源端接地，漏端连接NMOS管MN2的源端；NMOS管MN2的栅端连接V2口，漏端连接NMOS管MN3的源端和NMOS管MN4的源端；PMOS管MP1的源端和PMOS管MP4的源端均连接电源VDD，PMOS...

【专利技术属性】
技术研发人员：李嘉翔，张美娟，冯奕，唐茂洁，
申请(专利权)人：中科芯集成电路有限公司，
类型：发明
国别省市：