晶圆组件和层叠封装结构制造技术

本申请提出一种晶圆组件和层叠封装结构，涉及半导体技术领域。该晶圆组件包括晶圆芯片和导电胶膜，导电胶膜设置在晶圆芯片的背面，导电胶膜设有轨迹线路，轨迹线路用于与其它芯片或电路电连接。通过在晶圆芯片背面设置导电胶膜，有利于对层叠封装结构中相邻芯片的电连接，避免复杂的打线或转接线路层设置，结构简单，连接可靠。连接可靠。连接可靠。

【技术实现步骤摘要】
晶圆组件和层叠封装结构


[0001]本技术涉及半导体
，具体而言，涉及一种晶圆组件和层叠封装结构。

技术介绍

[0002]随着半导体行业的快速发展，芯粒(chiplet)技术新的设计方式，将不同功能的小芯片封装在一起，形成异构集成芯片封装结构。随着芯片的输入、输出密度越来越高以及集成在单个封装件内的数量已经显著增加，各种2.5D和3D封装技术采用多芯片封装方案，通过将单个封装件内的相邻芯片焊盘线路连接，以提升其封装集成度。
[0003]目前，通常采用在硅转接板上利用硅通孔技术制作垂直互连结构，在互连结构表面贴装倒装芯片或者直接利用硅通孔技术实现相邻芯片互连。这种方式工艺复杂，结构复杂，且硅穿孔技术容易导致硅板碎裂或导电性能不佳，且这种结构整体尺寸较大。

技术实现思路

[0004]本技术的目的在于提供一种晶圆组件和层叠封装结构，其能够简化封装工艺，结构更加简单，有利于提高封装效率以及降低整体的封装尺寸。
[0005]本技术的实施例是这样实现的：
[0006]第一方面，本技术提供一种晶圆组件，包括晶圆芯片和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆组件，其特征在于，包括晶圆芯片和导电胶膜，所述导电胶膜设置在所述晶圆芯片的背面，所述导电胶膜设有轨迹线路，所述轨迹线路用于与其它芯片或电路电连接。2.根据权利要求1所述的晶圆组件，其特征在于，所述导电胶膜上设有多个切割道，多个所述切割道交错设置形成多个贴装区，每个所述贴装区设有一个所述晶圆芯片。3.根据权利要求1所述的晶圆组件，其特征在于，还包括蓝膜，所述蓝膜设于所述导电胶膜远离所述晶圆芯片的一侧。4.根据权利要求3所述的晶圆组件，其特征在于，还包括固定环，所述蓝膜设置在所述固定环上。5.一种层叠封装结构，其特征在于，包括基底、第一芯片和如权利要求1所述的晶圆组件，所述第一芯片设于所述基底上，且与所述基底电连接；所述晶圆组件设于所述第一芯片远离所述基底的一侧，且同一个所述晶圆组件设于相邻的两个所述第一芯片上，所述晶圆组件的导电胶膜与所述第一芯片电连接；所述晶圆芯片与所述第一芯片或所述基底电连接。6.根据权利要求5所述的层叠封装结构，其特征在于，所述第一芯片至少包括第一正装芯片和第二正装芯片，所述第一正装芯片设有第一焊盘和第二焊盘，所述第二正装芯片设有第三焊盘和第四焊盘，所述晶圆芯片设于所述第一正装芯片和所述第二正装芯片上，所述第二焊盘和所述第三焊盘分别...

【专利技术属性】
技术研发人员：王承杰，林金涛，
申请(专利权)人：甬矽电子宁波股份有限公司，
类型：新型
国别省市：