一种集成HJD的SiCDMOSFET器件及其制备方法技术

本发明专利技术公开了一种集成HJD的SiC DMOSFET器件及其制备方法，包括：从下至上依次层叠设置的金属化漏极、N+衬底区、N

【技术实现步骤摘要】
一种集成HJD的SiC DMOSFET器件及其制备方法


[0001]本专利技术属于半导体
，具体涉及一种集成HJD的SiC DMOSFET器件及其制备方法。

技术介绍

[0002]碳化硅(Silicon Carbide，简称SiC)材料作为一种宽禁带半导体材料，相较于传统的硅材料具有更宽的禁带宽度、更大的饱和电子漂移速率以及更高的热传导率等优点，更适应于高温高压高频环境，市场发展前景一片广阔。
[0003]金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor，简称MOSFET)具有集成密度高，热稳定性好，抗辐射能力强等一系列优点被广泛应用于电力电子系统。SiC MOSFET作为新型第三代半导体器件，比Si MOSFET器件乃至Si绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)器件具有更低的导通损耗、更高的耐压能力和更大的功率密度，即SiC MOSFET具有显著的性能优势及巨大的发展潜能，而双扩散金属氧化物本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成HJD的SiC DMOSFET器件，其特征在于，包括：从下至上依次层叠设置的金属化漏极、N+衬底区、N
‑
外延区；第一P
‑
base区和第二P
‑
base区，分别设置于器件两端的所述N
‑
外延区内；第一P+注入区、第二P+注入区、第三P+注入区和第四P+注入区，所述第一P+注入区和所述第四P+注入区分别设置于所述第一P
‑
base区和所述第二P
‑
base区内且分别位于器件的左右两端，所述第二P+注入区、所述第三P+注入区设置于所述N
‑
外延区内且所述第一P+注入区靠近所述第二P+注入区、所述第三P+注入区靠近所述第四P+注入区；第一N+注入区和第二N+注入区，分别设置于所述第一P
‑
base区和所述第二P
‑
base区内且分别邻接所述第一P+注入区、所述第四P+注入区；N
‑
PolySi区，设置于所述第二P+注入区、所述第三P+注入区之间的所述N
‑
外延区上；第一栅介质层和第二栅介质层，所述第一栅介质层设置于所述第一P
‑
base区、所述N
‑
外延区、部分所述第一N+注入区和部分所述第二P+注入区上，所述第二栅介质层设置于所述第二P
‑
base区、所述N
‑
外延区、部分所述第二N+注入区和部分所述第三P+注入区上；第一N
‑
PolySi栅极和第二N
‑
PolySi栅极，分别设置于所述第一栅介质层和所述第二栅介质层内；金属化源极，设置于所述第一P+注入区、所述第二P+注入区、所述第三P+注入区、所述第四P+注入区、所述第一N+注入区、所述第二N+注入区、所述N
‑
PolySi区、所述第一栅介质层和所述第二栅介质层上。2.根据权利要求1所述的集成HJD的SiC DMOSFET器件，其特征在于，所述第一P+注入区、所述第二P+注入区、所述第三P+注入区和所述第四P+注入区的参数相同；所述第一P
‑
base区和所述第二P
‑
base区的参数相同；所述第一N+注入区、所述第二N+注入区的参数相同。3.根据权利要求2所述的集成HJD的SiC DMOSFET器件，其特征在于，所述第一P
‑
base区和所述第二P
‑
base区的宽度、深度分别相同；所述第一P+注入区、所述第二P+注入区、所述第三P+注入区和所述第四P+注入区的宽度、深度分别相同；所述第一N+注入区、所述第二N+注入区的宽度、深度分别相同。4.根据权利要求3所述的集成HJD的SiC DMOSFET器件，其特征在于，所述第一P
‑
base区与所述第一P+注入区的深度相同；所述第一N+注入区的深度小于所述第一P
‑
base区的深度。5.根据权利要求1所述的集成HJD的SiC DMOSFET器件，其特征在于，所述第一P+注入区的宽度与所述第一N+注入区的宽度之和小于所述第一P
‑
base区的宽度；所述第四P+注入区的宽度与所述第二N+注入区的宽度之和小于所述第二P
‑
base区的宽度。6.根据权利要求1所述的集成HJD的SiC DMOSFET器件，其特征在于，所述N
‑

【专利技术属性】
技术研发人员：何艳静，毛雪妮，弓小武，张玉明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：