半导体装置及半导体装置的制造方法制造方法及图纸

本发明专利技术实施方式提供提高了栅极焊盘的密合性的半导体装置及其制造方法。实施方式的半导体装置具备硅基板、第1层、第2层、阻挡金属和栅极焊盘。上述第1层由上述硅基板上所具备的氧化膜形成。上述第2层是在上述第1层的上表面中至少选择性地具有凹凸部的层，上述凹凸部具有比在以平面状形成该层的情况下产生的凹凸深的凹凸。上述阻挡金属在上述第2层2的上表面按照上述凹凸部的形状而形成。上述栅极焊盘介由上述阻挡金属与上述硅基板密合。由上述阻挡金属与上述硅基板密合。由上述阻挡金属与上述硅基板密合。

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法
[0001]关联申请
[0002]本申请享有以日本专利申请2021
‑
153436号(申请日：2021年9月21日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0003]本专利技术的实施方式涉及半导体装置及半导体装置的制造方法。

技术介绍

[0004]IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)作为功率器件而车载用、电车用、或在产业设备等中作为开关元件等被广泛使用。该IGBT在形成漂移、集电极等的硅基板上形成氧化膜、层间膜等，在其上部介由阻挡金属形成用于施加栅极电压的栅极焊盘。如果仅单纯地在阻挡金属上具备栅极焊盘，则栅极焊盘经常从金属剥离。为了应对其，有通过在层间膜中形成多晶硅、并在该多晶硅与阻挡金属的界面处形成硅化物来提高密合性的技术，但即使是该情况下，密合性有时也不充分。因此，期望技术的进一步提高。

技术实现思路

[0005]一实施方式提供提高了栅极焊盘的密合性的半导体装置及其制造方法。
[0006]根据一实施方式，半导体装置具备硅基板、第1层、第2层、阻挡金属和栅极焊盘。上述第1层由上述硅基板上所具备的氧化膜形成。上述第2层是在上述第1层的上表面中至少选择性地具有凹凸部的层，上述凹凸部具有比在以平面状形成该层的情况下产生的凹凸深的凹凸。上述阻挡金属在上述第2层2的上表面按照上述凹凸部的形状而形成。上述栅极焊盘介由上述阻挡金属与上述硅基板密合。
附图说明
[0007]图1是示意性表示一实施方式的半导体装置的一部分的截面图。
[0008]图2～11是示意性表示一实施方式的半导体装置的工艺的截面图。
[0009]图12是示意性表示一实施方式的半导体装置的一部分的截面图。
[0010]图13是示意性表示一实施方式的半导体装置的一部分的截面图。
[0011]图14是示意性表示一实施方式的半导体装置的一部分的截面图。
[0012]图15是示意性表示一实施方式的半导体装置的一部分的截面图。
[0013]图16、17是示意性表示一实施方式的半导体装置的工艺的截面图。
[0014]图18是示意性表示一实施方式的半导体装置的一部分的截面图。
[0015]图19是示意性表示一实施方式的半导体装置的一部分的截面图。
[0016]图20是示意性表示一实施方式的半导体装置的一部分的截面图。
[0017]图21是示意性表示一实施方式的半导体装置的一部分的截面图。
[0018]图22～27是示意性表示一实施方式的凹凸部的例子的俯视图。
具体实施方式
[0019]以下，参照附图对实施方式进行说明。本申请由于是对栅极焊盘的形成进行说明的申请，因此要留意关于形成于硅基板内的半导体的图示及说明省略。此外，在附图中，为了变得容易理解结构，有时变更要素彼此的大小的比率、长宽比或角度等，但实施方式的内容并不限定于这些比率，由适宜的大小构成。此外，作为有棱角的形状而记载的部位也可以是在该角处由蚀刻等工艺上的规格或设计上的构成等变圆的形状。此外，虽然使用了上表面这样的表述，但其表示在一般的半导体工艺中作为铅直方向上侧的面。此外，对凹凸部进行了说明，但各图中的该凹凸部的槽的个数表示为不限定的一个例子，可以任意地变更。
[0020](第1实施方式)
[0021]图1是示意性表示第1实施方式的半导体装置的一部分的截面图。
[0022]半导体装置1例如为IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)。半导体装置1具备硅基板10、氧化膜12、层间膜14、多晶硅16、阻挡金属18和栅极焊盘20。半导体装置1通过对形成于硅基板10上的半导体层介由栅极焊盘20施加电压而作为功率器件发生动作。
[0023]硅基板10是形成各种半导体层的基板，例如形成漂移层、集电极层。作为不限定的一个例子，在半导体装置1为n沟道IGBT的情况下，通过从栅极焊盘20介由氧化膜12施加电压而在形成于n型的漂移层的上部的p型半导体层中形成沟道。集电极电流从集电极经由p型半导体层、n型漂移层及沟道流向形成于硅基板10上的发射极电极。当然，为p沟道IGBT的情况也基于对栅极焊盘20施加的电压而适宜地输出集电极电流。
[0024]氧化膜12是作为第1层而形成于硅基板10上的栅极绝缘膜，例如通过将Si热氧化而得到的热氧化膜(SiO2)来形成。此外，作为其他例子，也可以通过将Si热氮化而得到的热氮化膜(SiON)来代替。
[0025]层间膜14是形成于氧化膜12上的层间绝缘膜，将配置于硅基板10上的布线分离。该层间膜14例如为在SiO2膜中掺杂有氟等的绝缘膜。
[0026]多晶硅16在硅基板10的氧化膜12上按照在层间膜14中选择性地与阻挡金属18相接触的方式形成。在制造半导体装置1的工艺中，形成该多晶硅16与阻挡金属18的材料的硅化物。通过形成硅化物，提高硅基板10与阻挡金属18(及栅极焊盘20)之间的密合性。在本实施方式中，通过该层间膜14和多晶硅16来形成第2层2。
[0027]阻挡金属18是形成于多晶硅16(第2层2的规定区域)与栅极焊盘20之间的金属膜。阻挡金属18是为了防止栅极焊盘20中使用的金属材料的扩散、或防止相互反应而形成的金属膜。阻挡金属18例如使用与多晶硅16形成硅化物、并且与栅极焊盘20的密合性良好的材料。
[0028]该栅极焊盘20作为栅极电极发生动作，控制通过输入该栅极焊盘20的电压而在半导体装置1中流动的电流。栅极焊盘20例如也可以使用Al、AlSi、AlCu、AlSiCu、Cu、Au、W、WSi、Ti、TiSi等。
[0029]根据栅极焊盘20的材料，适宜地选择阻挡金属18的材料。关于阻挡金属18，例如如果栅极焊盘20为Al、AlSi，则也可以使用Ti、TiN，如果栅极焊盘20为Cu，则也可以使用Ta、
TaN。此外，并不限定于这些材料，只要适宜由具有下述所示的特性的材料来形成即可。以下，作为一个例子，将栅极焊盘20设定为AlSi、将阻挡金属18设定为Ti或TiN而进行说明。
[0030]在本实施方式中，多晶硅16与阻挡金属18并非以平面作为界面而相接触，在该截面中，具有选择性地形成的凹凸部100。该凹凸部100的高度h与在平面上形成多晶硅的情况下产生的凹凸(～150nm左右)相比充分大。例如，h也可以为300～600nm左右，与在形成多晶硅16的情况下产生的凹凸相比充分大地形成。即，在多晶硅16中形成的凹凸部100具有与在平坦地形成多晶硅16的情况下可能产生的凹凸的深度相比充分深的深度。
[0031]需要说明的是，在阻挡金属18中，也可以在形成于阻挡金属18中的凹凸部的至少侧壁的区域中成膜出不填埋凹凸的程度的W等金属膜。
[0032]按照其形状，栅极焊盘20也具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其具备：硅基板；第1层，其由所述硅基板的上表面所具备的氧化膜形成；第2层，其是在所述第1层的上表面中至少选择性地具有凹凸部的层，所述凹凸部具有比在以平面状形成该层的情况下产生的凹凸深的凹凸；阻挡金属，其在所述第2层的上表面按照所述凹凸部的形状而形成；和栅极焊盘，其介由所述阻挡金属与所述硅基板密合。2.根据权利要求1所述的半导体装置，其为IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)、或MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属
‑
氧化物
‑
半导体场效应晶体管)。3.根据权利要求1或权利要求2所述的半导体装置，其中，所述第2层具备：多晶硅，其选择性地形成于所述第1层的上表面；和层间膜，其至少形成于所述第1层的上表面的未形成所述多晶硅的区域中，所述凹凸部在所述多晶硅的上表面中形成。4.根据权利要求1或权利要求2所述的半导体装置，其中，所述第2层具备：多晶硅，其选择性地形成于所述第1层的上表面；和层间膜，其至少形成于所述第1层的上表面的未形成所述多晶硅的区域中，所述凹凸部通过...

【专利技术属性】
技术研发人员：井上绘美子，西川幸江，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：