本发明专利技术提出了一种面向MPSoC+FPGA异构计算平台的供电系统及控制方法，包括MPSoC处理器，FPGA处理器，第一级供电模块、第二级供电模块、第三级供电模块、第四级供电模块、电源输出控制电路和防浪涌电路；对MPSoC和FPGA供电需求进行一体化融合，形成8种供电电压和4级供电序列的系统供电体系。依据此，设计MPSoC+FPGA的一体式供电架构；不同处理器的供电需求进行综合考虑，实现简单、高效、易于调试且可灵活裁剪的异构平台供电方案，满足MPSoC+FPGA异构系统总体供电需求。统总体供电需求。统总体供电需求。
【技术实现步骤摘要】
一种面向MPSoC+FPGA异构计算平台的供电系统及控制方法
[0001]本专利技术涉及电源系统设计领域，具体地，涉及一种面向MPSoC+FPGA异构计算平台的供电系统及控制方法。
技术介绍
[0002]多处理器片上系统(Mutil
‑
Processor System of Chip,MPSoC)和现场可编程逻辑门阵列(Filed
‑
Programmable Gate Array,FPGA)组合构成的异构计算平台，具有高能效、高可靠、强适应性等优势，是目前平衡计算专用性与通用性的主流架构。“MPSoC+FPGA”的异构计算系统在获得多样化计算特性的同时，芯片内部众多的异构内核也对系统的供电类型和逻辑顺序提出了更加复杂的设计要求。以Xilinx公司UltraScale系列的高性能MPSoC处理器为例，其单颗芯片供电需要同时提供六种不同电压的电源，六种电压还要以不同的顺序拆分成大约12组，以固定的时间顺序向芯片内核、时钟、存储、I/O等不同的功能单元供电，在引入FPGA处理器构成异构计算系统后，其供电系统将变得更加复杂。
[0003]目前，MPSoC+FPGA异构计算系统的供电电路通常呈现电路面积庞大、模块间启动关系复杂且难以调试等特点。此外，大量的电源芯片将引入额外的动态和静态功率损失，在一定程度上降低了异构计算系统整体能效比，而且额外供电顺序控制电路也对星载系统的安全性和可靠性造成了潜在隐患。电源系统作为MPSoC+FPGA异构计算平台设计中的关键部分，直接关系到平台的功能和整体性能。然而，现有供电系统少用针对于MPSoC+FPGA异构系统的综合设计方案，多为单片处理器采用单独供电的电源方案。这极大的增加了多处理器异构系统的电路面积和复杂性，降低了功率转化效率和系统集成度，为高性能异构设备的轻小型化和高能效设计造成了阻碍。因此，为契合异构计算平台在边缘端的供电系统轻小型化设计需求，设计一种适用于MPSoC+FPGA异构计算平台的供电系统，使用简单、高效且易于调试、组装的电路设计方案，满足异构计算平台复杂且多样化的供电需求。
技术实现思路
[0004]本专利技术针对上述问题，提出了一种面向MPSoC+FPGA异构计算平台的供电系统及控制方法；对不同处理器的供电需求进行综合考虑，实现简单、高效、易于调试且可灵活裁剪的异构平台供电方案，满足MPSoC+FPGA异构系统总体供电需求。
[0005]本专利技术是通过以下方案实现的：
[0006]一种面向MPSoC+FPGA异构计算平台的供电系统：
[0007]所述供电系统具体包括MPSoC处理器，FPGA处理器，第一级供电模块、第二级供电模块、第三级供电模块、第四级供电模块、电源输出控制电路和防浪涌电路；
[0008]所述MPSoC处理器和FPGA处理器通过电源输出控制电路与第一级供电模块、第二级供电模块、第三级供电模块、第四级供电模块相连接；
[0009]所述防浪涌电路与第一级供电模块、第二级供电模块、第三级供电模块、第四级供电模块相连接。
[0010]进一步地，
[0011]所述FPGA处理器包括数模转换模块、系统状态管理单元、软核处理器、标准通讯接口模块；
[0012]所述MPSoC处理器包括标准通讯接口模块、ARM主控处理器、数据转换模块、数据接口总线和通用I/O接口模块1、2、3；
[0013]所述FPGA处理器中的数模转换模块通过系统状态管理单元，将电压值传输到FPGA处理器的软核处理器；
[0014]所述MPSoC处理器中的数模转换模块采集电压信号，通过数据接口总线，传输至ARM主处理器；
[0015]所述三路通用I/O接口1、2、3分别对应第二级供电模块、第三级供电模块、第四级供电模块的供电控制电路。
[0016]进一步地，
[0017]所述第一级供电模块为MPSoC处理器和FPGA处理器的内核供电；
[0018]供电系统启动后，第一级供电模块通过DC/DC直流电压转换器同时输出0.85V和0.95V两种电压；
[0019]0.85V电压对应的峰值电流为25A，0.95V电压对应的峰值电流为40A；
[0020]0.85V电压对应MPSoC处理器的VCCINT供电单元、VCCINT_IO供电单元、VCCBRAM供电单元、VCCPSINTFP供电单元、VCC_PSINTFP_DDR供电单元和VCCPS_INTLP供电单元；
[0021]0.95V电压对应FPGA处理器的VCCINT供电单元、VCCINT_IO供电单元和VCCBRAM供电单元。
[0022]进一步地，
[0023]所述第二级供电模块输出0.85V、0.9V和1.0V三种电压；
[0024]0.85V电压对应的峰值电流为4A，0.9V电压对应的峰值电流为4A，1.0V电压对应的峰值电流为8A；
[0025]0.85V电压对应MPSoC处理器的VCC_PSMGTRAVCC供电单元；
[0026]0.9V电压对应MPSoC处理器的VCCINT_VCU供电单元和VMGTAVCC供电单元；
[0027]1.0V电压对应FPGA处理器的VMGTAVCC供电单元。
[0028]进一步地，
[0029]所述第三级供电模块输出1.8V和1.2V两种电压，两种电压对应的峰值电流均为20A；
[0030]1.8V电压对应MPSoC处理器的VCC_PSAUX供电单元、VCC_PSADC供电单元、VCC_PSDDR_PLL供电单元、VPS_MGTRAVTT供电单元、VCCAUX供电单元、VCCAUX_IO供电单元、VCC_ADC供电单元和VMGTVCCAUX供电单元：
[0031]1.2V电压对应FPGA处理器的VMGTAVTT供电单元、VMGTAVTTRCAL供电单元和VCCO供电单元。
[0032]进一步地，
[0033]所述第四级供电模块输出1.2V、1.25V、1.8V和3.3V四种电压，
[0034]1.2V电压对应的峰值电流为8A，1.25V电压对应的峰值电流为25mA，1.8V电压和3.3V电压对应的峰值电流为4A；
[0035]1.2V电压对应VCCO_PSDDR供电单元、DDR_VDD供电单元、VMGTAVTT供电单元和VCC_PSPLL供电单元；
[0036]1.25V电压对应VREFP/N供电单元；
[0037]1.8V和3.3V电压对应VCCO_HPIO供电单元和VCCPSIO供电单元。
[0038]进一步地，
[0039]所述电源输出控制电路具有以下两种工作模式：
[0040]默认模式：电源输出控制电路在上一级供电模块的电压稳定输出后，自动开启下一级供电模块的供电输出功能；
[0041]运行模式：电源输出控制电路由MPSoC处理器中内嵌的通用处理器进行控制，根据运行时的状态和性能需求进行指定供本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种面向MPSoC+FPGA异构计算平台的供电系统，其特征在于：所述供电系统具体包括MPSoC处理器，FPGA处理器，第一级供电模块、第二级供电模块、第三级供电模块、第四级供电模块、电源输出控制电路和防浪涌电路；所述MPSoC处理器和FPGA处理器通过电源输出控制电路与第一级供电模块、第二级供电模块、第三级供电模块、第四级供电模块相连接；所述防浪涌电路与第一级供电模块、第二级供电模块、第三级供电模块、第四级供电模块相连接。2.根据权利要求1所述供电系统，其特征在于：所述FPGA处理器包括数模转换模块、系统状态管理单元、软核处理器、标准通讯接口模块；所述MPSoC处理器包括标准通讯接口模块、ARM主控处理器、数据转换模块、数据接口总线和通用I/O接口模块1、2、3；所述FPGA处理器中的数模转换模块通过系统状态管理单元，将电压值传输到FPGA处理器的软核处理器；所述MPSoC处理器中的数模转换模块采集电压信号，通过数据接口总线，传输至ARM主处理器；所述三路通用I/O接口1、2、3分别对应第二级供电模块、第三级供电模块、第四级供电模块的供电控制电路。3.根据权利要求1所述供电系统，其特征在于：所述第一级供电模块为MPSoC处理器和FPGA处理器的内核供电；供电系统启动后，第一级供电模块通过DC/DC直流电压转换器同时输出0.85V和0.95V两种电压；0.85V电压对应的峰值电流为25A，0.95V电压对应的峰值电流为40A；0.85V电压对应MPSoC处理器的VCCINT供电单元、VCCINT_IO供电单元、VCCBRAM供电单元、VCCPSINTFP供电单元、VCC_PSINTFP_DDR供电单元和VCCPS_INTLP供电单元；0.95V电压对应FPGA处理器的VCCINT供电单元、VCCINT_IO供电单元和VCCBRAM供电单元。4.根据权利要求1所述供电系统，其特征在于：所述第二级供电模块输出0.85V、0.9V和1.0V三种电压；0.85V电压对应的峰值电流为4A，0.9V电压对应的峰值电流为4A，1.0V电压对应的峰值电流为8A；0.85V电压对应MPSoC处理器的VCC_PSMGTRAVCC供电单元；0.9V电压对应MPSoC处理器的VCCINT_VCU供电单元和VMGTAVCC供电单元；1.0V电压对应FPGA处理器的VMGTAVCC供电单元。5.根据权利要求1所述供电系统，其特征在于：所述第三级供电模块输出1.8V和1.2V两种电压，两种电压对应的峰值电流均为20A；1.8V电压对应MPSoC处理器的VCC_PSAUX供电单元、VCC_PSAD...
【专利技术属性】
技术研发人员：彭喜元，姚博文，彭宇，刘梓豪，刘连胜，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。