一种双生8TSRAM存算单元、计算系统技术方案

本发明专利技术公开了一种双生8T SRAM存算单元、计算系统，双生8T SRAM存算单元包括计算单元和存储单元，所述存储单元为双生8T SRAM单元，包括高位权重存储单元M8T和低位权重存储单元L8T；工作在存储模式时，高位权重存储单元M8T和低位权重存储单元L8T用于实现读写通路的分离；工作在计算模式时，计算单元用于实现2 bits输入数据与2 bits权重的乘法运算。本发明专利技术提升了运算效率的同时减少了功耗，并避免了读干扰写的问题。干扰写的问题。干扰写的问题。

【技术实现步骤摘要】
一种双生8T SRAM存算单元、计算系统


[0001]本专利技术属于计算机
，具体涉及一种双生8T SRAM存算单元、计算系统。

技术介绍

[0002]现有技术中，诸多设计都仅支持单比特输入与单比特权重的乘法计算，这从根本上限制了效率的提升，而诸多研究多比特计算的设计中，局部计算单元又设计得较为复杂，不利于节省面积和减少功耗，而有的设计为了减小面积，采用6T SRAM存储单元作基本存储单元，但是这又给电路引进了读干扰写问题。

技术实现思路

[0003]为解决现有技术中的不足，本专利技术提供一种双生8T SRAM存算单元、计算系统，提升了运算效率的同时减少了功耗，并避免了读干扰写的问题。
[0004]为达到上述目的，本专利技术所采用的技术方案是：
[0005]第一方面，提供一种双生8T SRAM存算单元，包括：计算单元和存储单元，所述存储单元为双生8T SRAM单元，包括高位权重存储单元M8T和低位权重存储单元L8T；工作在存储模式时，高位权重存储单元M8T和低位权重存储单元L8T用于实现读写通路的分离；工作在计算模式时，计算单元用于实现2bits输入数据与2bits权重的乘法运算。
[0006]进一步地，所述低位权重存储单元L8T，包括：NMOS晶体管N1～N6和PMOS晶体管P1～P2；其中，NMOS晶体管N1、N2、N5的源端接地；NMOS晶体管N1的漏端与NMOS晶体管N2的栅端、PMOS晶体管P2的栅端、PMOS晶体管P1的漏端和NMOS晶体管N3的源端相连；NMOS晶体管N1的栅端与PMOS晶体管P1的栅端、NMOS晶体管N2的漏端、PMOS晶体管P2的漏端、NMOS晶体管N4的源端和NMOS晶体管N5的栅端相连；PMOS晶体管P1、P2的源端与电源电位相连；NMOS晶体管N3、N4的栅端接字线WL，NMOS晶体管N3的漏端接位线BL1；NMOS晶体管N4的漏端接位线BL1B；NMOS晶体管N5的漏端与NMOS晶体管N6的源端相接，NMOS晶体管N6的漏端接读位线RBL，NMOS晶体管N6的栅端接读字线RWL。
[0007]进一步地，所述高位权重存储单元M8T，包括：NMOS晶体管N7～N12和PMOS晶体管P3～P4；其中，NMOS晶体管N8、N9、N10的源端接地；PMOS晶体管P3、P4的源端与电源电位相连；NMOS晶体管N7的漏端接读位线RBL；NMOS晶体管N7的栅端接读字线RWL；NMOS晶体管N7的源端与NMOS晶体管N8的漏端相接；NMOS晶体管N8的栅端与NMOS晶体管N9的漏端、PMOS晶体管P3的漏端、NMOS晶体管N11的源端、PMOS晶体管P4的栅端和NMOS晶体管N10的栅端相接；NMOS晶体管N9的栅端与PMOS晶体管P3的栅端、PMOS晶体管P4的漏端、NMOS晶体管N10的漏端和NMOS晶体管N12的源端相接；NMOS晶体管N11的漏端接位线BL2B，NMOS晶体管N12的漏端接位线BL2；NMOS晶体管N11、N12的栅端接字线WL。
[0008]进一步地，读位线RBL上的电荷变化量导致读位线RBL上的电压值不同，即：
[0009][0010]其中，ΔV表示读位线RBL上的电压变化量，ΔQ表示与读位线RBL相接的电容C
C
的电荷量变化量，Cc表示连接在读位线RBL上的电容；通过探测读位线RBL上的电压大小，从而判断存储的2bits权重数据的大小。
[0011]进一步地，所述计算单元包括PMOS晶体管P5～P8、传输门T1～T2、电容C1～C2和电容CC；其中，PMOS晶体管P7、P8的漏端接地；电容C1、C2和CC的下极板接地；传输门T1的输入端接位线BL1、PMOS晶体管P7的栅端；传输门T2的输入端接位线BL2、PMOS晶体管P8的栅端；传输门T1、T2的高电平控制端口均接NMOS输入HTS，低电平控制端口均接PMOS输入LTS；传输门T1的输出端与电容C1的上极板、PMOS晶体管P5的源端相接；传输门T2的输出端与电容C2的上极板、PMOS晶体管P6的源端相接；PMOS晶体管P5、P6的栅端接读位线RBL；电容CC的上极板接读位线RBL；PMOS晶体管P5的漏端与PMOS晶体管P7的源端相接；PMOS晶体管P6的漏端与PMOS晶体管P8的源端相接。
[0012]进一步地，读位线RBL对地放电电荷量不同，从而使读位线RBL稳定在不同大小的电位，用于表征存储的权重数据。
[0013]第二方面，提供一种计算系统，所述计算系统配置有第一方面所述的双生8T SRAM存算单元。
[0014]与现有技术相比，本专利技术所达到的有益效果：
[0015](1)本专利技术通过设置存储单元为双生8T SRAM单元，包括高位权重存储单元M8T和低位权重存储单元L8T，工作在存储模式时，高位权重存储单元M8T和低位权重存储单元L8T用于实现读写通路的分离；工作在计算模式时，计算单元用于实现2bits输入数据与2bits权重的乘法运算，提升了运算效率的同时减少了功耗，分离读写通路，解决传统6T SRAM中存在的读干扰写问题；
[0016](2)本专利技术运算效率高，能同时进行2bit输入数据与2bit权重的乘法运算，相较于单比特权重的SRAM阵列具有更高的效率；
[0017](3)本专利技术具有更大的信号容限，读位线RBL的电压摆幅更大，所以相应的信号容限得到了提升；
[0018](4)局部计算单元电路简单，节省了面积消耗。
附图说明
[0019]图1是本专利技术实施例提供的一种双生8T SRAM存算单元的电路原理示意图。
具体实施方式
[0020]下面结合附图对本专利技术作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。
[0021]实施例一：
[0022]如图1所示，一种双生8T SRAM存算单元，主要包括由NMOS晶体管N1～N12和PMOS晶体管P1～P4组成的双生8T SRAM存储单元，由PMOS晶体管P5～P8、传输门T1～T2、电容C1～C2和电容CC组成的计算单元。其中，BL1是低位8T SRAM单元的位线，用于传输低位输入数据和权重数据；BL1B是低位8T SRAM单元的位线非，用于传输低位输入数据和权重数据；BL2是高位8T SRAM单元的位线，用于传输高位输入数据和权重数据；BL2B是高位8TSRAM单元的位
线非，用于传输高位输入数据和权重数据；RBL是双生8T SRAM单元的读位线，同时也作用在局部计算单元中的P5和P6晶体管的栅端上，控制其导通；RWL是双生8T SRAM单元的读字线，用于控制双生8T SRAM单元的权重数据读取；WL是字线，用于控制双生8T SRAM单元的权重数据写入；HTS是传输门T1和T2的NMOS输入(高电位有效)；LTS是传输门T1和T2的PMOS输入(低电位有效)；HM是局部计算单元的高位计算结果；LM是局部计算单元的低位计算结果；M8T是双生8T SRA本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双生8T SRAM存算单元，其特征在于，包括：计算单元和存储单元，所述存储单元为双生8T SRAM单元，包括高位权重存储单元M8T和低位权重存储单元L8T；工作在存储模式时，高位权重存储单元M8T和低位权重存储单元L8T用于实现读写通路的分离；工作在计算模式时，计算单元用于实现2bits输入数据与2bits权重的乘法运算。2.根据权利要求1所述的双生8T SRAM存算单元，其特征在于，所述低位权重存储单元L8T，包括：NMOS晶体管N1～N6和PMOS晶体管P1～P2；其中，NMOS晶体管N1、N2、N5的源端接地；NMOS晶体管N1的漏端与NMOS晶体管N2的栅端、PMOS晶体管P2的栅端、PMOS晶体管P1的漏端和NMOS晶体管N3的源端相连；NMOS晶体管N1的栅端与PMOS晶体管P1的栅端、NMOS晶体管N2的漏端、PMOS晶体管P2的漏端、NMOS晶体管N4的源端和NMOS晶体管N5的栅端相连；PMOS晶体管P1、P2的源端与电源电位相连；NMOS晶体管N3、N4的栅端接字线WL，NMOS晶体管N3的漏端接位线BL1；NMOS晶体管N4的漏端接位线BL1B；NMOS晶体管N5的漏端与NMOS晶体管N6的源端相接，NMOS晶体管N6的漏端接读位线RBL，NMOS晶体管N6的栅端接读字线RWL。3.根据权利要求2所述的双生8T SRAM存算单元，其特征在于，所述高位权重存储单元M8T，包括：NMOS晶体管N7～N12和PMOS晶体管P3～P4；其中，NMOS晶体管N8、N9、N10的源端接地；PMOS晶体管P3、P4的源端与电源电位相连；NMOS晶体管N7的漏端接读位线RBL；NMOS晶体管N7的栅端接读字线RWL；NMOS晶体管N7的源端与NMOS晶体管N8的漏端相接；NMOS晶体管N8的栅端与NMOS晶体管N9的漏端、PMOS晶体管P3的漏端、NMOS晶体管N11的源端、PMOS晶体管P4的栅端和NMOS晶体管N10的栅端相接；...

【专利技术属性】
技术研发人员：周玉梅，黎涛，乔树山，尚德龙，
申请(专利权)人：中科南京智能技术研究院，
类型：发明
国别省市：