一种落石监测雷达高速信号处理装置制造方法及图纸

本发明专利技术公开了一种落石监测雷达高速信号处理装置，涉及地质灾害安全监测预警技术领域，包括电源系统、SDRAM系统、中频信号采集存储系统、千兆以太网接口，和以FPGA为核心处理单元并结合ARM内核构建的控制及信号处理单元；控制及信号处理单元用于实现相控阵雷达的参数设置及命令下载、数据存储、读取及数据处理；SDRAM系统用于存储实时处理的雷达数据和视频数据；中频信号采集存储系统用于采集和存储中频相控阵雷达监测回波数据；电源系统用于为控制及信号处理单元、SDRAM系统、中频信号采集存储系统和千兆以太网接口提供电源。本发明专利技术以FPGA硬件为核心处理单元，结合ARM内核实现了雷达数据处理算法的高效运算，提高了落石预警响应速度。警响应速度。警响应速度。

【技术实现步骤摘要】
一种落石监测雷达高速信号处理装置


[0001]本专利技术涉及地质灾害安全监测预警
，具体而言，涉及一种落石监测雷达高速信号处理装置。

技术介绍

[0002]崩塌落石灾害具有突发性、高速运动、高冲击能量、多发性、随机性、难以预测性、运动过程复杂等特征，落石运动速度快(一般为5～200m/s)，预警预报难，因此，亟需一种能提高落石预警响应速度的装置。

技术实现思路

[0003]本专利技术在于提供一种落石监测雷达高速信号处理装置，其能够缓解上述问题。
[0004]为了缓解上述的问题，本专利技术采取的技术方案如下：
[0005]本专利技术提供了一种落石监测雷达高速信号处理装置，包括电源系统、SDRAM系统、中频信号采集存储系统、千兆以太网接口，和以FPGA为核心处理单元并结合ARM内核构建的控制及信号处理单元；所述控制及信号处理单元用于实现相控阵雷达的参数设置及命令下载、数据存储、读取及数据处理；所述SDRAM系统用于存储实时处理的雷达数据和视频数据；所述中频信号采集存储系统用于采集和存储中频相控阵雷达监测回波数据；所述千兆以太网接口用于实时传输中频相控阵雷达监测回波数据和视频监测数据；所述电源系统用于为所述控制及信号处理单元、SDRAM系统、中频信号采集存储系统和千兆以太网接口提供电源。
[0006]在本专利技术的一较佳实施方式中，所述电源系统包括DC
‑
DC芯片和LDO芯片；所述DC
‑
DC芯片的输入电源电压为5V，输出电源电压包括1.0V、1.35V、1.8V和3.3V；所述LDO芯片的输入电源电压为5V，输出电源电压包括3.3V。
[0007]在本专利技术的一较佳实施方式中，所述DC
‑
DC芯片和LDO芯片的型号分别为EA3059和SPX3819M5
‑3‑
3。
[0008]在本专利技术的一较佳实施方式中，所述SDRAM系统包括两片4Gbit DDR3内存，型号均为NT5CB256M16EP
‑
DI。
[0009]在本专利技术的一较佳实施方式中，所述中频信号采集存储系统在接收同步触发后，利用ADC采集中频相控阵雷达监测回波数据，并存储于Flash中，通过千兆以太网接口将中频相控阵雷达监测回波数据读取到计算机硬盘中，以便进行雷达回波信号的后处理。
[0010]在本专利技术的一较佳实施方式中，所述千兆以太网接口的型号为YT8521S。
[0011]在本专利技术的一较佳实施方式中，所述控制及信号处理单元的控制单元以FPGA为硬件平台，并包括ADC中频采集存储板和DAC基带信号板，其控制软件采用phtony软件开发，实现人机交互的界面设计，与ADC中频采集存储板直接通信。
[0012]在本专利技术的一较佳实施方式中，所述ADC中频采集存储板利用网口接收控制及信号处理单元控制指令，实现参数设置和命令下载的人机交互，并将命令参数通过串口传送
到DAC基带信号板。
[0013]在本专利技术的一较佳实施方式中，所述控制及信号处理单元的控制单元用于将系统通过网口发送线性调频控制命令，对命令参数进行解析，形成系统控制参数，并将依据系统控制参数计算用户需求的波形发送给线性调频模块，按用户指令设定收发系统的控制参数，将系统故障的报警信息通过千兆以太网接口发送给上位机。
[0014]在本专利技术的一较佳实施方式中，所述控制及信号处理单元的控制单元还用于对中频信号采集存储系统进行操作，擦除原有数据，存储新采样数据，并将采集存储的数据读取到计算机硬盘中，按数据格式读取并画出波形。
[0015]与现有技术相比，本专利技术的有益效果是：
[0016]本专利技术针对崩塌落石灾害自身的特点，结合相控阵雷达技术的发展现状，提出一种落石监测雷达高速信号处理装置，其以FPGA硬件为核心处理单元，结合ARM内核实现了雷达数据处理算法的高效运算，提高了落石预警响应速度，可以快速获得落石的距离、速度、运动轨迹等，监测范围大，可以实现全天候、高精度、大范围落石监测预警，监测结果可实时上传云端，进行记录和查询。
[0017]为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举本专利技术实施例，并配合所附附图，作详细说明如下。
附图说明
[0018]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0019]图1是高速信号处理板的结构示意框图；
[0020]图2是控制系统的结构示意框图；
[0021]图3是电源系统的结构示意框图；
[0022]图4是SDRAM系统的结构示意框图；
[0023]图5是中频信号采集存储系统的结构示意框图；
[0024]图6是落石监测雷达高速信号处理装置的控制软件界面图。
具体实施方式
[0025]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。
[0026]因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0027]本专利技术公开了一种落石监测雷达高速信号处理装置，包括电源系统、SDRAM系统、
中频信号采集存储系统、千兆以太网接口，和以FPGA为核心处理单元并结合ARM内核构建的控制及信号处理单元，图1、2分别为控制及信号处理单元的高速信号处理单元和控制单元的示意框图，本专利技术以FPGA为核心处理单元，结合ARM内核，实现了雷达数据处理算法的高效运算，提高了落石预警响应速度。
[0028]请参照图3，电源系统需要的电源包括1.0V、1.35V、1.8V、3.3V、VCCIO(3.3V)，系统中选用的DC
‑
DC芯片为EA3059，可以将5V输入电压转换为1.0V、1.35V、1.8V、3.3V，LDO芯片为SPX3819M5
‑3‑
3，可以将5V电压转换为3.3V，专门给FPGA的BANK34提供电源。同时，由于FPGA对供电顺序有要求，所有这些电源的产生顺序都符合FPGA的上电要求。
[0029]请参照图4，SDRAM系统配置了两片4Gbit DDR3内存，型号为：NT5CB256M16EP
‑
DI，总容量为8G。内存运行速度可以达到533MHz，同时由于DDR3为双倍数据采样，因此数据采样率可以达到1066Mbps。每片DDR3数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种落石监测雷达高速信号处理装置，其特征在于，包括电源系统、SDRAM系统、中频信号采集存储系统、千兆以太网接口，和以FPGA为核心处理单元并结合ARM内核构建的控制及信号处理单元；所述控制及信号处理单元用于实现相控阵雷达的参数设置及命令下载、数据存储、读取及数据处理；所述SDRAM系统用于存储实时处理的雷达数据和视频数据；所述中频信号采集存储系统用于采集和存储中频相控阵雷达监测回波数据；所述千兆以太网接口用于实时传输中频相控阵雷达监测回波数据和视频监测数据；所述电源系统用于为所述控制及信号处理单元、SDRAM系统、中频信号采集存储系统和千兆以太网接口提供电源。2.根据权利要求1所述的高速信号处理装置，其特征在于，所述电源系统包括DC
‑
DC芯片和LDO芯片；所述DC
‑
DC芯片的输入电源电压为5V，输出电源电压包括1.0V、1.35V、1.8V和3.3V；所述LDO芯片的输入电源电压为5V，输出电源电压包括3.3V。3.根据权利要求2所述的高速信号处理装置，其特征在于，所述DC
‑
DC芯片和LDO芯片的型号分别为EA3059和SPX3819M5
‑3‑
3。4.根据权利要求3所述的高速信号处理装置，其特征在于，所述SDRAM系统包括两片4Gbit DDR3内存，型号均为NT5CB256M16EP
‑
DI。5.根据权利要求4所述的高速信号处理装置...

【专利技术属性】
技术研发人员：詹维勇，高芝国，任贵文，高畅彬，彭李，杨己能，李佳昌，西红斌，杨晓琳，秦宏楠，
申请(专利权)人：中安国泰北京科技发展有限公司，
类型：发明
国别省市：