低电阻脉冲式CVD钨制造技术

本文提供沉积钨(W)膜而不沉积成核层的方法。在某些实施例中，所述方法涉及在衬底上沉积保形硼(B)层。所述衬底通常包含待用钨填充的特征，其中所述硼层相对于包含所述特征的所述衬底的构形是保形的。接着在脉冲式CVD工艺中使还原剂层暴露于连续氢气流和含氟钨前体脉冲。所述保形硼层转换为保形钨层。所述保形硼层转换为保形钨层。所述保形硼层转换为保形钨层。

【技术实现步骤摘要】
【国外来华专利技术】低电阻脉冲式CVD钨
以引用的方式并入
[0001]PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中确定的本申请要求权益或优先权的每一申请的全文出于所有目的以引用的方式并入本文中。

技术介绍

[0002]例如钨膜等导电材料的沉积是许多半导体制造工艺的组成部分。这些材料可用于水平互连件、邻近金属层之间的通孔、金属层和硅衬底上的装置之间的接触件，以及高纵横比特征。随着装置的缩小以及工业中利用更复杂的图案化方案，薄钨膜的沉积成为一个挑战。这些挑战包含沉积具有良好阶梯覆盖率的低电阻率膜。
[0003]仅出于大体呈现本公开的上下文的目的提供本文所含的背景和上下文描述。本公开的大部分呈现本专利技术人的工作，且仅因为此工作在
技术介绍
章节中描述或在本文的其它地方作为上下文而呈现，并不表示其被承认为现有技术。

技术实现思路

[0004]本文提供沉积钨(W)膜而不沉积成核层的方法。在某些实施例中，所述方法涉及在衬底上沉积保形硼(B)层。所述衬底通常包含待用钨填充的特征，其中所述硼层相对于包含所述特征的所述衬底的构形是保形的。接着在脉冲式CVD工艺中使还原剂层暴露于连续氢气流和含氟钨前体脉冲。所述保形硼层转换为保形钨层。
[0005]本公开的一个方面涉及一种方法，所述方法包含：通过在衬底的表面上形成包含元素硼(B)的层而在所述表面上沉积钨块体层而不沉积钨成核层；以及在形成所述层之后，执行脉冲式化学气相沉积工艺。
[0006]一个方面涉及一种方法，所述方法包含：通过以下操作在衬底的表面上沉积钨块体层而不沉积钨成核层：在所述表面上形成包含元素硼(B)的层；以及在形成所述层之后，执行脉冲式化学气相沉积(CVD)工艺以将包含元素硼的层转换为钨层，其中所述脉冲式CVD工艺包含使衬底暴露于连续氢气(H2)流，以及在使衬底暴露于连续H2流的同时，使衬底暴露于由间隔分开的钨前体脉冲。
[0007]在一些实施例中，元素钨块体层与所述表面的界面处的B含量不超过10
21
个原子/立方厘米。
[0008]在一些实施例中，包含元素硼的层为10埃和50埃之间厚。在一些实施例中，包含元素硼的层基本上由硼组成。在一些实施例中，所述表面为氮化物表面。在一些实施例中，所述表面为氮化钛表面。在一些实施例中，所述表面为氧化物表面。在一些实施例中，形成包含元素硼的层包含使所述表面暴露于二硼烷。在一些实施例中，在同一腔室中执行形成包含元素硼的层和执行脉冲式CVD工艺的操作。在一些实施例中，在所述表面上形成包含元素硼(B)的层包含含硼还原剂的热分解，所述含硼还原剂不会吸附在所述表面上。
[0009]在一些实施例中，衬底包含待用钨填充的一个或多个特征。在一些实施例中，元素
硼的层相对于表面构形为保形的。在一些实施例中，所述方法进一步包含在将包含元素硼的层转换为钨层之后，继续脉冲式CVD工艺以在所述特征中沉积钨。在一些实施例中，所述方法进一步包含在将包含元素硼的层转换为钨层之后，执行ALD工艺以在所述特征中沉积钨。
[0010]在一些实施例中，ALD工艺在与脉冲式CVD工艺不同的腔室中执行。在一些实施例中，ALD工艺在与脉冲式CVD工艺相同的腔室中执行。在一些实施例中，所述方法包含在ALD工艺之前使钨层暴露于抑制化学物质。在一些实施例中，抑制化学物质为含氮的。
[0011]在一些实施例中，钨前体脉冲的持续时间小于脉冲之间的间隔的持续时间。
[0012]在一些实施例中，在不超过350℃的温度下执行脉冲式CVD工艺。在一些实施例中，在不超过300℃的温度下执行脉冲式CVD工艺。在一些实施例中，钨层为10埃和50埃之间厚。
[0013]还提供用以执行所述方法的设备。
[0014]在下文参考图式进一步论述本公开的这些和其它方面。
附图说明
[0015]图1A和1B描绘包含块体钨的实例金属堆叠。
[0016]图2描绘包含钨的掩埋字线(bWL)结构的示意实例。
[0017]图3A描绘3D NAND结构中的钨字线的示意实例。
[0018]图3B描绘3D NAND结构中的钨字线和氧化物层之间的界面的细节。
[0019]图3C描绘部分制造的3D NAND结构的示意横截面侧视图。
[0020]图3D描绘部分制造的3D NAND结构的示意俯视图。
[0021]图4是示出沉积块体钨层而不沉积成核层的方法的操作的工艺流程图。
[0022]图5A和5B展示可用于沉积硼(B)层的脉冲流程序列的实例。
[0023]图6展示可用于转换B层的脉冲式化学气相沉积(CVD)工艺的流程序列的实例。
[0024]图7A是示出沉积块体钨层而不沉积成核层的方法的操作的工艺流程图。
[0025]图7B展示如图7A中所展示的方法的某些操作期间的特征的实例。
[0026]图8A
‑
8J是根据所公开的实施例用于沉积膜的机制的实例的示意图。
[0027]图9是用于执行所公开的实施例的实例工艺工具的示意图。
[0028]图10是用于执行所公开的实施例的实例站点的示意图。
[0029]图11是展示各种钨沉积工艺的电阻率结果的曲线图。
具体实施方式
[0030]本文提供用于在半导体衬底上形成例如钨(W)膜等金属膜的方法及设备。所述方法涉及形成包括元素硼(B)的层，然后进行将元素硼层转换为钨的脉冲式CVD工艺。以此方式，钨可直接沉积在例如扩散屏障或电介质表面等表面上，而不沉积成核层。在脉冲式CVD工艺期间，氢气(H2)连续地流动，同时钨前体脉冲到容纳将在上面沉积钨的衬底的腔室中。通过使用脉冲式CVD方法，获得低电阻率膜。还提供用以执行所述方法的设备。
[0031]在半导体装置制造中形成电接触件或电线可涉及用钨或其它导电材料填充特征。成核层可首先沉积到通孔或接触件中。成核层是用以促进后续在其上形成块体材料的薄保形层。可沉积钨成核层以保形地涂覆特征的侧壁和(如果存在)底部。在沉积钨成核层之后，
块体钨可沉积在钨成核层上。不同于作为用以促进后续在其上形成块体材料的薄保形膜的成核层，块体钨用于携载电流。块体钨在组成上不同于钨成核层，使得块体钨与成核层之间存在界面。在某些情况下，成核层具有相对高的非晶和/或β相含量，而块体层具有高α相含量。块体钨还具有大晶粒尺寸和比成核层低的电阻率。
[0032]钨填充存在各种挑战，因为使用到更小技术节点和更复杂图案化结构的装置规模。一个挑战是具有某一结构的材料的分布。材料在特征内的分布可表征为其阶梯覆盖率。出于此描述的目的，
″
阶梯覆盖率
″
定义为两个厚度的比率
‑
特征内部的材料的厚度除以开口附近的材料的厚度。出于本文的目的，术语
″
特征内部
″
表示沿着特征的轴线位于特征的中点周围的特征的中间部分，例如沿着从特征的开口测得的特征的深度的距离的约本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包括：通过以下操作在衬底的表面上沉积钨块体层而不沉积钨成核层：在所述表面上形成包括元素硼(B)的层；以及在形成所述层之后，执行脉冲式化学气相沉积(CVD)工艺以将包括元素硼的所述层转换为钨层，其中所述脉冲式CVD工艺包括使所述衬底暴露于连续氢气(H2)流，以及在使所述衬底暴露于连续H2流的同时，使所述衬底暴露于由间隔分开的钨前体脉冲。2.根据权利要求1所述的方法，其中所述元素钨块体层与所述表面的界面处的B含量不超过10
21
个原子/立方厘米。3.根据权利要求1所述的方法，其中包括元素硼的所述层为10埃和50埃之间厚。4.根据权利要求1所述的方法，其中包括元素硼的所述层基本上由硼组成。5.根据权利要求1所述的方法，其中所述表面为氮化物表面。6.根据权利要求1所述的方法，其中所述表面为氮化钛表面。7.根据权利要求1所述的方法，其中所述表面为氧化物表面。8.根据权利要求1所述的方法，其中形成包括元素硼的所述层包括使所述表面暴露于二硼烷。9.根据权利要求1所述的方法，其中在同一腔室中执行形成包括元素硼的所述层和执行所述脉冲式CVD工艺的操作。10.根据权利要求1所述的方法，其中在所述表面上形成包括元素硼(B)的层包括含硼还原剂的热分解，所述含硼还原剂不会吸附在所述表面上。11.根据...

【专利技术属性】
技术研发人员：潘宇，谢耀宗，巴晓兰，高举文，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：