具有成核抑制的特征填充制造技术

本文提供了用金属填充特征的方法，其包括抑制金属成核。还提供了增强抑制的方法和减少或消除金属成核抑制的方法。或消除金属成核抑制的方法。或消除金属成核抑制的方法。

【技术实现步骤摘要】
【国外来华专利技术】具有成核抑制的特征填充
通过引用并入
[0001]PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。

技术介绍

[0002]特征中的金属的沉积是许多半导体制造处理的不可缺的部分。这些沉积的金属膜可用于水平互连、相邻金属层之间的通孔、以及金属层与设备之间的接触。在沉积的示例中，可以使用六氟化钨(WF6)通过化学气相沉积(CVD)工艺将钨(W)层沉积在氮化钛(TiN)阻挡层上以形成TiN/W双层。然而，随着设备收缩及产业中采用更复杂的图案化方案，薄金属膜的沉积成为一项挑战。特征尺寸及膜厚度上持续的减小对包括用无空隙膜填充特征的金属膜堆叠件带来了各种挑战。在复杂的高深宽比结构(诸如3D NAND结构)中进行沉积特别具挑战性。
[0003]这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的专利技术人的工作在其在此
技术介绍
部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。

技术实现思路

[0004]本文提供了用金属填充特征的方法，其包括抑制金属成核。还提供了增强抑制的方法和减少或消除金属成核抑制的方法。
[0005]本公开的一个方面涉及一种方法，该方法包括将特征中的金属表面暴露于包含氮物质的等离子体以抑制金属表面上的金属成核；并且在将金属表面暴露于包含氮物质的等离子体之后，将特征暴露于包含氧物质且不含氮物质的等离子体以进一步抑制金属表面上的金属成核。该进一步抑制在金属沉积之前在包括抑制表面的特征中进行。在一些实施方案中，该方法进一步包括在将金属表面暴露于包括氧物质的等离子体之后，在特征中沉积金属。在一些实施方案中，金属表面是钨(W)、钼(Mo)、钌(Ru)或钴(Co)表面中的一种。在一些实施方案中，氮物质是氮自由基。在一些实施方案中，氧物质是氧自由基。在一些实施方案中，将金属表面暴露于包含氮物质的等离子体形成金属氮化物。在一些实施方案中，将特征暴露于包含氧物质的等离子体形成金属氧氮化物。
[0006]本公开的另一方面涉及方法，该方法包括在抑制表面上的金属成核的处理工艺之后，将处理后的表面暴露于包括氧物质和氮物质的等离子体以解除对表面上的金属成核的抑制。解除抑制可以在包括抑制表面的特征中的任何金属沉积之前进行。在一些实施方案中，该方法还包括，在表面上沉积之前和解除对表面的抑制之后，将表面暴露于氮物质以抑制表面上的金属成核。在一些实施方案中，钨(W)、钼(Mo)、钌(Ru)或钴(Co)成核中的一种被抑制。
[0007]下面参考附图进一步讨论本公开的这些和其他方面。
附图说明
[0008]图1A和1B是根据各种实施方案的包括导电金属层的材料堆叠件的示意性示例。
[0009]图2A
‑
2K是根据所公开的实施方案可以在其中沉积金属填充层的各种结构的示意性示例。
[0010]图3A是说明根据各种实施方案的用金属填充结构中的操作的工艺流程图。
[0011]图3B示出了根据图3A中的工艺的实施方案在各个阶段的特征的横截面示意图。
[0012]图4示出了说明在增加成核延迟的方法中的操作的工艺流程图的示例。
[0013]图5示出了说明用金属填充特征的方法中的操作的工艺流程图的示例。
[0014]图6示出了说明在通过重置来抑制表面的方法中的某些操作的工艺流程图的示例。
[0015]图7示出了根据某些实施方案的处理系统的示意图。
[0016]图8示出了根据某些实施方案的处理站的示意图。
具体实施方式
[0017]在以下的描述中，阐述了许多具体细节以提供对所呈现的实施方案的充分理解。所公开的实施方案可以在没有这些具体细节中的一些或全部的情况下实施。在其他实例中，未详细描述公知的处理操作，以避免不必要地使所公开的实施方案难以理解。虽然将结合具体实施方案描述所公开的实施方案，但应当理解的是其并不旨在限制所公开的实施方案。
[0018]本文提供的是用例如钨(W)、钼(Mo)、钴(Co)和钌(Ru)之类的金属填充特征的方法，其可用于逻辑和存储器应用。图1A和1B是根据各种实施方案的包含导电金属层的材料堆叠件的示意性示例。图1A和1B示出了特定堆叠件中的材料的顺序，并且可以与任何适当的架构和应用一起使用，如下面关于图2A
‑
2K进一步描述的。在图1A的示例中，衬底102在其上沉积有导电金属层108。衬底102可以是硅或其他半导体晶片，例如200mm晶片、300mm晶片或450mm晶片，其包括具有沉积在其上的一或多个材料(例如介电材料、导电材料或半导体材料)层的晶片。所述方法还可以应用于在诸如玻璃、塑料等的其他衬底上形成金属化堆叠结构。
[0019]在图1A中，介电层104在衬底102上。介电层104可以直接沉积在衬底102的半导体(例如，Si)表面上，或者可以存在任何数量的中间层。介电层的示例包括经掺杂和未经掺杂的氧化硅、氮化硅和氧化铝层，具体示例包括经掺杂或未经掺杂的SiO2层和Al2O3层。另外，在图1A中，扩散阻挡层106设置在导电金属层108和介电层104之间。扩散阻挡层的示例包括氮化钛(TiN)、钛/氮化钛(Ti/TiN)、氮化钨(WN)和氮碳化钨(WCN)。扩散阻挡层的进一步的示例为多成分含钼膜，例如氮化钼(MoN)。导电金属层108为该结构的主要导体。在一些实施方案中，导电金属层108可包括在不同条件下沉积的多个主体层。导电金属层108可包括或可不包括成核层，例如，导电金属层108可以包括沉积在W成核层上的W主体层。在一些实施方案中，一种金属(例如，Mo)的金属层可以沉积在另一种金属(例如，W)的薄生长起始层上。
[0020]图1B示出了材料堆叠件的另一示例。在此示例中，堆叠件包括衬底102、介电层104，且导电金属层108直接沉积在介电层104上而无中间扩散阻挡层。导电金属层108如相对于图1A所述。
[0021]尽管图1A和1B示出了金属化堆叠件的示例，但所述方法和所得堆叠件并不限于此。例如，在一些实施方案中，导电金属层可在具有或不具有成核层或者起始层下直接沉积在Si或其他半导体衬底上。图1A及1B说明特定堆叠件中材料顺序的示例，并可与任何适当的架构及应用一起使用，不同的应用程序和架构的示例如下文相对于图2A
‑
2J进一步所述的。
[0022]本文所述的方法在衬底(可容纳在室中)上执行。衬底可为硅或其他半导体晶片，例如200mm晶片、300mm晶片或450mm晶片，其包括具有一或更多层材料(例如介电、导电或半导电材料)沉积其上的晶片。这些方法不限于半导体衬底，并且可以执行于用含金属材料填充任何特征。
[0023]衬底可具有例如通孔或接触孔之类的特征，其可通过狭窄和/或内凹开口、特征内收缩部、以及高深宽比中的一或更多者来表征。特征可形成于一或更多上述层中。例如，特征本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包括：将特征中的金属表面暴露于包含氮物质的等离子体以抑制所述金属表面上的金属成核；以及在将所述金属表面暴露于所述包含氮物质的等离子体之后，将所述特征暴露于包含氧物质且不含氮物质的等离子体以进一步抑制所述金属表面上的金属成核。2.根据权利要求1所述的方法，其还包括在将所述金属表面暴露于所述包含氧物质的等离子体之后，在所述特征中沉积金属。3.根据权利要求1所述的方法，其中，所述金属表面是钨(W)、钼(Mo)、钌(Ru)或钴(Co)表面中的一种。4.根据权利要求1所述的方法，其中，所述氮物质是氮自由基。5.根据权利要求1所述的方法，其中，所述氧物质是氧自由基。6.根据权利要求1所述的方法，其中将所述金属表面暴露于所述包含氮物质的等离子体形成金属氮化物。7.根据权利要求1所述的方法，其中将所述特征暴露于所述包含氧的等离子体形成金属氧氮化物。8.根据权利要求1所述的方法，其中，所述等离子体是远程产生的。9.根据权利要求1所述的方法，其中等离子体是不含离子的基于自由基的等离子体。10.根据权利要求1
‑
9中任一项所述的方法，其中，所述金属表面处于待用金属填充的凹陷特征中。11.一种方法，其包括：在抑制表面上的金属成核的处理工艺之后，将处理...

【专利技术属性】
技术研发人员：罗希特，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：