包含倒置玻璃中介层的精细凸块间距管芯到管芯平铺制造技术

本文公开的实施例包括电子封装和组装这种电子封装的方法。在实施例中，电子封装包括包含玻璃的第一层。在实施例中，穿过第一层形成导电柱，并且内建层堆叠体在在第一层上。在实施例中，穿过内建层堆叠体提供导电布线。在实施例中，第二层在内建层堆叠体的与玻璃层相反的表面上方。本公开内容涉及包含倒置玻璃中介层的精细凸块间距管芯到管芯平铺。介层的精细凸块间距管芯到管芯平铺。介层的精细凸块间距管芯到管芯平铺。

【技术实现步骤摘要】
包含倒置玻璃中介层的精细凸块间距管芯到管芯平铺


[0001]本公开内容的实施例涉及一种封装衬底，并且更特别地，涉及一种具有嵌入在玻璃中介层中的混合键合触点或焊料键合触点的封装衬底。

技术介绍

[0002]对于小型化形状因子和提高集成水平以获得高性能的需求正在推动半导体工业中的复杂封装方法。管芯分割实现了小型化小形状因子和高性能，而没有其他方法所见的产量问题，但是需要精细的管芯到管芯互连。嵌入式多管芯互连桥(EMIB)使得能够实现用于单个封装上的异构管芯之间的非常高密度互连的更低成本和更简单的2.5D封装方法。代替具有穿硅过孔(TSV)的昂贵的硅中介层，将小的硅桥接芯片嵌入在封装中，从而仅在需要的位置实现非常高密度的管芯到管芯连接。标准倒装芯片组件用于鲁棒的功率输送，并且用于将高速信号直接从芯片连接到封装衬底。
[0003]然而，EMIB方法遭受到高累积凸块厚度变化(BTV)。另外，由于有机芯的较差的尺寸稳定性，当前的凸块到凸块真实位置是具有挑战性的。已经提出了各种解决方案，包括在嵌入到衬底的芯中的临时的、刚性的玻璃载体或永久的玻璃中介层上包含有机补片(patch)，以减小总厚度变化(TTV)并且减小真实位置误差，从而实现精细的凸块间距连接。
附图说明
[0004]图1A是根据实施例的在管芯与封装衬底之间具有混合键合的电子封装的截面图，其中玻璃层在混合键合的封装衬底侧上。
[0005]图1B是具有耦接到封装衬底的管芯的电子封装的截面图，其中玻璃层在第一级互连(FLI)位置处。
[0006]图1C是根据实施例的在管芯与封装衬底之间具有混合键合的电子封装的截面图，其中柱穿过玻璃层，柱具有非垂直侧壁。
[0007]图2A是根据实施例的载体上方的图案化玻璃层的截面图。
[0008]图2B是根据实施例的在导电层被设置在图案化玻璃层上方并且进入开口中之后的玻璃层的截面图。
[0009]图2C是根据实施例的在将导电层与玻璃层的顶表面平坦化以在玻璃层中限定导电柱之后的玻璃层的截面图。
[0010]图2D是根据实施例的在导电柱上方形成焊盘之后的玻璃层的截面图。
[0011]图2E是根据实施例的在玻璃层上方形成内建层之后的玻璃层的截面图。
[0012]图2F是根据实施例的在玻璃层上方形成附加内建层之后的玻璃层的截面图。
[0013]图2G是根据实施例的在内建层上方设置阻焊剂之后的玻璃层的截面图。
[0014]图2H是根据实施例的在去除载体并且翻转结构之后的玻璃层的截面图。
[0015]图2I是根据实施例的在混合键合到管芯之后的玻璃层的截面图。
[0016]图3A是根据实施例的在包括玻璃层和导电柱的FLI层上方具有焊料的封装衬底的
截面图。
[0017]图3B是根据实施例的通过焊料耦接到管芯的封装衬底的截面图。
[0018]图4是根据实施例的包括具有FLI层的封装衬底的电子系统的截面图，FLI层包括玻璃层和混合键合到管芯的导电柱。
[0019]图5是根据实施例构建的计算设备的示意图。
具体实施方式
[0020]本文描述了根据各种实施例的具有嵌入在玻璃中介层中的混合键合触点的封装衬底。在以下描述中，将使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以向本领域其他技术人员传达其工作的实质。然而，对于本领域技术人员来说，显然本专利技术可以仅利用所描述的方面中的一些来实践。为了解释的目的，阐述了具体的数字、材料和配置，以便提供对说明性实施方式的透彻理解。然而，对于本领域技术人员来说，显然可以在没有这些具体细节的情况下实践本专利技术。在其他实例中，省略或简化了公知的特征，以免使说明性实施方式难以理解。
[0021]将以最有助于理解本专利技术的方式将各种操作依次描述为多个分立的操作，然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别地，这些操作不需要以所呈现的顺序来执行。
[0022]如上所述，嵌入式多管芯互连(EMIB)架构已经允许用于电子封装中的异构管芯集成的一些高密度互连架构。然而，随着器件不断缩小到更小和更密集的互连，EMIB架构可能不再是足够的。混合键合架构可以允许互连间距的进一步减小。通常，混合键合包括键合层，键合层包括与电介质层共面的导电焊盘。相对的器件也具有类似的键合层。使两个器件(例如，封装衬底和管芯)彼此接触。在室温下，两个电介质层开始键合在一起。在升高的温度下，相对的焊盘经历互扩散并且永久地彼此键合。然而，混合键合也具有其自身的限制。特别地，需要严格控制焊盘与电介质层之间的平坦度。因此，归因于有机封装的厚度变化可能使得难以实施混合键合。
[0023]提高混合键合效率的一种方法是使用第一级互连(FLI)首先组装工艺。在这种实施例中，在有机内建层之前形成FLI层。FLI层可以形成在载体上。然后可以从FLI层构建内建层(包括导电布线)。然而，当最终去除载体时，可能发生对混合键合产生不利影响的翘曲。
[0024]因此，本文公开的实施例包括利用封装衬底上的强化混合键合层的混合键合工艺。特别地，混合键合层包括玻璃层，其中导电柱穿过玻璃层。导电柱的顶表面与玻璃层的顶表面基本共面。玻璃层的使用为封装衬底提供机械支撑，并且即使在去除载体之后也减轻了翘曲。因此，可以利用FLI首先混合键合方法制造精细间距互连。
[0025]在实施例中，玻璃层在附接到载体之前被图案化。已经表明，激光辅助蚀刻工艺可以用于形成穿过玻璃层的高纵横比的孔。形成高纵横比特征的能力允许使用较厚的玻璃层。使用较厚的玻璃增加了封装的机械强化，并且提高了混合键合层的平坦度。例如，可以在厚玻璃层(例如，厚度高达约200μm)中形成小间距特征(例如，约25μm或更小的间距)。如本文所用，“约”是指在所述值的10％内的范围。例如，“约200μm”可以指在180μm与220μm之间的范围。
[0026]现在参考图1A
‑
1C，其示出了根据各种实施例的电子封装100的截面图。在图1A中，使用混合键合方法。在图1B中，导电柱通过焊料耦接到管芯。在图1C中，导电柱被示出为具有沙漏形截面。
[0027]现在参考图1A，其示出了根据实施例的电子封装100的截面图。在实施例中，电子封装100包括第一混合键合层101。第一混合键合层101可以在封装衬底的内建层110上方。第一混合键合层101可以包括玻璃层105。玻璃层105可以是任何合适的玻璃配方。在实施例中，玻璃层105具有高达约200μm厚的厚度。然而，应当理解，在一些实施例中，玻璃层105可以甚至更厚。
[0028]第一混合键合层101还可以包括导电柱106。例如，导电柱106可以是铜。在实施例中，导电柱106可以基本上延伸穿过玻璃层105的整个厚度。即，导电柱106的顶表面可以与玻璃层105的顶表面基本上共面。如本文所用，“基本上共面”可以指两个表面在完全共面的5μm内。在实施例中，导电柱106可以具有约25μm或更本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子封装，包括：包括玻璃的第一层；穿过所述第一层的导电柱；在所述第一层上的内建层堆叠体，其中，导电布线穿过所述内建层堆叠体；以及在所述内建层堆叠体的与所述第一层相反的表面上方的第二层。2.根据权利要求1所述的电子封装，其中，所述导电布线包括至少一个过孔。3.根据权利要求2所述的电子封装，其中，其中，所述过孔是锥形过孔。4.根据权利要求3所述的电子封装，其中，所述锥形过孔具有第一端和第二端，所述第一端具有第一宽度，所述第二端具有小于所述第一宽度的第二宽度，并且其中，所述第二端与所述第一层之间的距离小于所述第一端与所述第一层之间的距离。5.根据权利要求1、2、3或4所述的电子封装，还包括：多个焊球，其中，所述多个焊球中的各个焊球设置在所述导电柱中的对应导电柱上方。6.根据权利要求1、2、3或4所述的电子封装，其中，所述导电柱具有非垂直侧壁。7.根据权利要求6所述的电子封装，其中，所述导电柱具有沙漏形截面。8.根据权利要求1、2、3或4所述的电子封装，其中，所述导电柱的间距约为25μm或更小。9.根据权利要求1、2、3或4所述的电子封装，其中，所述第一层具有约200μm或更小的厚度。10.一种电子封装，包括：管芯，其中，所述管芯包括：第一混合键合层；以及封装衬底，其中，所述封装衬底包括：第二混合键合层，包括：包括玻璃的第三层；以及穿过所述第三层的导电柱，其中，所述第一混合键合层耦接到所述第二混合键合层。11.根据权利要求10所述的电子封装，其中，所述封装衬底还包括：在所述第三层上的内建层堆叠体，其中，导电布线穿过所述内建层堆叠体。12.根据权利要求11所述的电子封装，其中，所述导电布线包括过孔。13.根据权利要求12所述的电子封装，其中，所述过孔具有第一端和第二端，所述第一端具有第一宽度，所述第二端具有小于所述第一宽度的第二宽度，并且...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：