一种用于半导体器件的绝缘层结构及其半导体器件制造技术

本申请公开了一种用于半导体器件的绝缘层结构，所述绝缘层结构用于电性隔离所述半导体器件的顶层焊盘层和金属电路层，所述绝缘层结构包括N个金属过孔，所述N个金属过孔的上端分别于所述顶层焊盘相连，所述N个金属过孔的下端分别于所述金属电路层相连，其中，N为大于或等于4正整数。本申请在半导体器件的绝缘层结构中金属过孔，多个金属过孔形成的金属支撑柱对半导体器件中其它层结构施加的应力起到了支撑、平衡、缓冲的作用，增强了电路层金属和绝缘层在应力作用下抵抗失效的能力，从而改善了半导体器件电路的性能，提高半导体器件加工质量和半导体器件的可靠性。质量和半导体器件的可靠性。质量和半导体器件的可靠性。

【技术实现步骤摘要】
一种用于半导体器件的绝缘层结构及其半导体器件


[0001]本申请涉及半导体制造领域，尤其涉及一种用于半导体器件的绝缘层结构及其半导体器件、功率放大器芯片。

技术介绍

[0002]现有技术在晶圆(英文：wafer)基底材料表面上，集成了金属电路层(英文：circuit)和顶层金属焊盘层(英文：top metal pad)，在二者之间是绝缘层(英文：polyimide，简写：PI)以达到电性隔离的要求，在顶层焊盘层周边有钝化层(英文：Passivation)，对顶层焊盘进行尺寸控制，同时达到机械性能保护和电器性能控制的目的。
[0003]单颗晶圆芯片不能单独使用，需要对芯片进行后段封装，将传输信号I/O引出同时满足封装质量和封装可靠性要求。在晶圆凸块(英文：wafer bumping)工艺中，在顶层焊盘表面电镀凸点下金属层(英文：under bump metallurgy，简写：UBM)凸点下金属层，然后电镀铜柱(英文：Cu pillar)，并在铜柱末端电镀焊锡合金材料，达到在芯片封装过程中焊接质量的要求。
[0004]但目前现有技术方案中，容易出现晶圆凸块(英文：bump)开裂或芯片的各电路层分层导致芯片失效问题。
[0005]2020年是5G通信元年，5G通信对传输信号的质量提出了更高的要求，射频芯片作为5G通信的核心部件直接决定了移动终端可支持的通信模式、接收信号强度、通话稳定性、发射功率等重要性能指标，并直接影响到终端用户体验。
[0006]因此，目前亟需一种用于半导体器件的绝缘层结构及其半导体器件、功率放大器芯片，有效避免半导体器件中bump开裂或者各电路层失效的问题。

技术实现思路

[0007]本专利技术实施例的目的是一种用于半导体器件的绝缘层结构，有效避免bump开裂或者半导体器件中各电路层失效的问题。
[0008]第一方面，提供一种用于半导体器件的绝缘层结构，所述绝缘层结构用于电性隔离所述半导体器件的顶层焊盘层和金属电路层，所述绝缘层结构包括N个金属过孔，所述N个金属过孔的上端分别与所述顶层焊盘相连，所述N个金属过孔的下端分别与所述金属电路层相连，其中，N为大于或等于4正整数。
[0009]结合第一方面，在第一方面的第一种可能的实现方式中，所述N个金属过孔组成金属过孔阵列，所述过孔阵列的长度比所述半导体器件的晶圆凸块长度长，所述过孔阵列的宽度比所述半导体芯片的晶圆凸块的宽度宽。
[0010]结合第一方面及其上述实现方式，在第一方面的第二种可能的实现方式中，所述金属过孔的纵向长度为所述金属过孔横截面直径的1倍至7倍。
[0011]结合第一方面及其上述实现方式，在第一方面的第三种可能的实现方式中，所述N个金属过孔中每个过孔均为实心金属材料填充。
[0012]结合第一方面及其上述实现方式，在第一方面的第四种可能的实现方式中，所述金属过孔的横截面直径尺寸位于2微米至20微米之间。
[0013]结合第一方面及其上述实现方式，在第一方面的第五种可能的实现方式中，所述金属过孔阵列中N个金属过孔的排布方式为横向排布S个金属过孔，纵向排布M个过孔，其中，S∈[2，50]，M∈[2，25]。
[0014]结合第一方面及其上述实现方式，在第一方面的第六种可能的实现方式中，所述金属过孔的横截面包括下列中的一种或多种：圆形、方形、正多边形。
[0015]结合第一方面及其上述实现方式，在第一方面的第七种可能的实现方式中，所述N个金属过孔对称分布在所述绝缘层两侧。
[0016]第二方面，提供一种半导体器件，所述半导体器件包括第一方面或第一方面任一可能实现方式所述的绝缘层结构，所述半导体芯片还包括晶圆100、所述金属电路层110、所述顶层焊盘层140、钝化层150、球下金属层160、铜柱层(170)和焊接锡帽Cap层180。
[0017]第三方面，提供一种功率放大器PA芯片，所述PA芯片包括第一方面或第一方面任一可能实现方式所述的绝缘层结构，所述半导体芯片还包括晶圆100、所述金属电路层110、所述顶层焊盘层140、钝化层150、球下金属层(160)、铜柱层170和焊接锡帽Cap层180，其中，所述晶圆100材质为砷化镓。
[0018]本申请在半导体器件的绝缘层结构中金属过孔，多个金属过孔形成的金属支撑柱对半导体器件中其它层结构施加的压力起到了支撑、平衡、缓冲的作用，增强了电路层金属和绝缘层在应力作用下的抵抗失效的能力，从而改善了半导体器件电路的性能，提高半导体器件加工质量和半导体器件的可靠性。
[0019]进一步地，本申请还能实现的有益效果包括：不改变现有晶圆制造工艺的前提下，设计金属via孔，做bump焊盘的有力支撑，解决当前设计技术遇到的砷化镓bump开裂失效问题、质量问题和可靠性问题；由于晶圆处于开发设计阶段，电路设计方案，晶圆并未开始加工，从而避免制造环节昂贵的成本投入和制造时间的影响；由于本专利技术方案是基于晶圆制造工艺中的相同制造技术，问题的解决没有额外引入新技术、工艺、设备，专利技术技术方案实现上，没有难度、无挑战。
附图说明
[0020]此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0021]图1是现有技术的一实施例的示意性结构图。
[0022]图2是本申请一个实施例的绝缘层结构的示意图。
[0023]图3是本申请一个实施例的绝缘层结构俯视图的示意图。
[0024]图4是本申请再一个实施例的绝缘层结构俯视图的示意图。
[0025]图5是本申请再一个实施例的绝缘层结构俯视图的示意图。
[0026]图6是本申请一个实施例的半导体器件的示意性结构图。
具体实施方式
[0027]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完
整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0028]以下结合附图，详细说明本专利技术各实施例提供的技术方案。
[0029]如图1，在晶圆电路设计方案上，在顶层金属焊盘层(英文：Top Metal Pad)和次外层金属电路层(英文：Circuit)之间通过绝缘层(英文：PI)达到电性隔离要求。由于芯片封装工艺的需要，需要在晶圆芯片的焊盘Top Metal Pad处将传输信号I/O从焊盘表面引出，并采用电镀工艺镀铜柱(英文：Cu pillar)和焊锡(英文：SnAg)的结构方式。Cu pillar铜柱在芯片封装过程中、封装芯片运输过程中、封装芯片工作服役过程中，会产生变形、热膨胀系数(英文：Coefficient of thermal expansion，简写：CTE)失配引起的变形，会给bump底部焊盘层、电路层施加应力，应力负载的长期作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于半导体器件的绝缘层结构，其特征在于，所述绝缘层结构用于电性隔离所述半导体器件的顶层焊盘层和金属电路层，所述绝缘层结构包括N个金属过孔，所述N个金属过孔的上端分别与所述顶层焊盘相连，所述N个金属过孔的下端分别与所述金属电路层相连，其中，N为大于或等于4正整数。2.根据权利要求1所述的绝缘层结构，其特征在于，所述N个金属过孔组成金属过孔阵列，所述过孔阵列的长度比所述半导体器件的晶圆凸块长度长，所述过孔阵列的宽度比所述半导体芯片的晶圆凸块的宽度宽。3.根据权利要求2所述的绝缘层结构，其特征在于，所述金属过孔的纵向长度为所述金属过孔横截面直径的1倍至7倍。4.根据权利要求3所述的绝缘层结构，其特征在于，所述N个金属过孔中每个过孔均为实心金属材料填充。5.根据权利要求4所述的绝缘层结构，其特征在于，所述金属过孔的横截面直径尺寸位于2微米至20微米之间。6.根据权利要求5所述的绝缘层结构，其特征在于，所述金属过孔阵列中N个金属过孔的排布方式为横向排布S...

【专利技术属性】
技术研发人员：翟立伟，申中国，甘陈前，罗志耀，
申请(专利权)人：升新高科技南京有限公司，
类型：发明
国别省市：