半导体装置制造方法及图纸

实施方式提供能够减小寄生电感的半导体装置。在实施方式中，第1型的第1芯片具有：包含第1导电型的氮化物半导体层的第1半导体层、在第1面设置的第1电极焊盘、在第1面设置的第2电极焊盘、在第1面设置的第1栅极焊盘、在第1面设置的第3电极焊盘。与第1型不同的第2型的第2芯片具有：包含第2导电型的沟道的第2半导体层、在第3面的相反侧的第4面设置的第4电极焊盘、在与第1芯片的第1面对置的第3面设置且与第1芯片的第2电极焊盘接合的第5电极焊盘和在第3面设置且与第1芯片的第3电极焊盘接合的第2栅极焊盘。极焊盘。极焊盘。

【技术实现步骤摘要】
半导体装置
[0001]相关申请的交叉引用
[0002]本申请享有以日本专利申请2021－148366号(申请日：2021年9月13日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0003]实施方式涉及半导体装置。

技术介绍

[0004]通常在功率器件中，要求在栅极没有输入信号的情况下为断开的状态(常断开)。例如使用了氮化镓(GaN)的HEMT(高电子迁移率晶体管，High Electron Mobility Transistor)在构造上具有下述特性，即，在栅极没有输入信号的情况下为导通的状态(常导通)。因此，提出了将GaNHEMT和常断开的硅MOSFET(Metal
‑
Oxide
‑
Semiconductor Field Effect Transistor)级联连接而在封装内组合的功率器件。

技术实现思路

[0005]实施方式提供能够减小寄生电感的半导体装置。
[0006]根据实施方式，半导体装置具备：第1型的第1芯片，所述第1芯片具有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其中，具备：第1型的第1芯片，所述第1芯片具有：第1面、所述第1面的相反侧的第2面、包含第1导电型的氮化物半导体层的第1半导体层、在所述第1面设置的第1电极焊盘、在所述第1面设置的第2电极焊盘、在所述第1面设置的第1栅极焊盘、在所述第1面设置的第3电极焊盘；以及第2芯片，是在所述第1芯片的所述第1面上设置的与所述第1型不同的第2型的第2芯片，所述第2芯片具有：与所述第1芯片的所述第1面对置的第3面、所述第3面的相反侧的第4面、包含第2导电型的沟道的第2半导体层、在所述第4面设置的第4电极焊盘、在所述第3面设置且与所述第1芯片的所述第2电极焊盘接合的第5电极焊盘、在所述第3面设置且与所述第1芯片的所述第3电极焊盘接合的第2栅极焊盘。2.如权利要求1所述的半导体装置，其中，还具有：与所述第1栅极焊盘电连接的第1栅极端子、与所述第2电极焊盘电连接的电源端子、与所述第3电极焊盘电连接的第2栅极端子，所述第2电极焊盘在与所述第1面平行的第1方向上位于所述第1栅极焊盘与所述第3电极焊盘之间，所述电源端子在所述第1方向上位于所述第1栅极端子与所述第2栅极端子之间。3.一种半导体装置，其中，具备：第1型的第1芯片，所述第1芯片具有：第1面、所述第1面的相反侧的第2面、包含第1导电型的氮化物半导体层的第1半导体层、在所述第1面设置的第1电极焊盘、在所述第1面设置的第2电极焊盘、在所述第1面设置的第1栅极焊盘；以及第2芯片，是在所述第1芯片的所述第1面上设置的与所述第1型不同的第2型的第2芯片，所述第2芯片具有：与所述第1芯片的所述第1面对置的第3面、所述第3面的相反侧的第4面、包含第2导电型的沟道的第2半导体层、在所述第3面设置且与所述第1芯片的所述第2电极焊盘接合的第3电极焊盘、在所述第3面设置的第2栅极焊盘、在所述第4面设置的第4电极焊盘、在所述第4面设置的第3栅极焊盘、将所述第3面与所述第4面之间贯通且将所述第2栅极焊盘与所述第3栅极焊盘电连接的连接部件。4.如权利要求3所述的半导体装置，其中，还具有：与所述第1栅极焊盘电连接的第1栅极端子、与所述第2电极焊盘电连接的电源端子、与所述第3栅极焊盘电连接的第2栅极端子，所述电源端子...

【专利技术属性】
技术研发人员：杉山亨，吉冈启，矶部康裕，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：