存储器设备可管理性总线制造技术

电子装置的实施例可以包括：一个或多个衬底；以及控制器，该控制器耦合到一个或多个衬底，控制器包括用于进行以下操作的电路装置：向十个或更多个存储器设备列举相应的边带地址，以及提供与十个或更多个存储器设备中的个体存储器设备的双向通信，该个体存储器设备具有被列举到该个体存储器设备的特定边带地址。公开并要求保护其他实施例。公开并要求保护其他实施例。公开并要求保护其他实施例。

【技术实现步骤摘要】
存储器设备可管理性总线

技术介绍

[0001]电子系统可以包括在系统中的设备之间的主要通信接口，该主要通信接口在一些系统中可以被称为“带内”总线。系统还可以包括在主要通信接口外部在设备之间的另一通信接口，该另一通信接口在一些系统中可以被称为“边带”总线。与边带总线相比，带内总线通常支持高得多的带宽。有时用于这种边带通信的示例接口包括由移动工业处理器接口(MIPI)I2C和I3C规范定义的接口。
附图说明
[0002]本文所描述的材料在附图中通过示例而非限制的方式说明。为了说明的简单和清楚，在图中示出的元素不一定按比例绘制。例如，为了清楚起见，一些元素的维度可能相对于其他元素被夸大。此外，在认为适当的情况下，附图标记已经在附图中重复以指示对应或类似的元素。在附图中：
[0003]图1是根据实施例的电子系统的示例的框图。
[0004]图2是根据实施例的电子装置的示例的框图。
[0005]图3是根据实施例的电子装置的另一示例的框图。
[0006]图4A至图4C是根据实施例的控制存储器的方法的示例的流程图；
[0007]图5是根据实施例的计算系统的示例的框图；
[0008]图6A至图6C是根据实施例的通信协议格式的示例的说明图；
[0009]图7A至图7C是根据实施例的通信协议格式的另一示例的说明图；
[0010]图8是根据实施例的负载减少DIMM(LRDIMM)的示例的框图；
[0011]图9是根据实施例的已注册DIMM(RDIMM)的示例的框图；
[0012]图10是根据实施例的未注册DIMM(UDIMM)的示例的框图；以及
[0013]图11是根据实施例的计算系统的另一示例的框图。
具体实施方式
[0014]现在参考附图描述一个或多个实施例或实现方式。虽然讨论了具体的配置和布置，但应当理解，这样做只是出于说明的目的。相关领域的技术人员将认识到，可以在不脱离描述的精神和范围的情况下采用其他配置和布置。对相关领域的技术人员而言将显而易见的是，也可以在除了本文所描述的系统和应用之外的各种其他系统和应用中采用本文所描述的技术和/或布置。
[0015]虽然以下描述阐述了可以在诸如片上系统(SoC)架构之类的架构中体现的各种实现方式，但是本文所描述的技术和/或布置的实现方式不限于特定架构和/或计算系统，并且可以出于类似的目的由任何架构和/或计算系统实现。例如，采用例如多个集成电路(IC)芯片和/或封装和/或各种计算设备和/或消费者电子(CE)设备(例如，机顶盒、智能电话等)的各种架构可以实现本文所描述的技术和/或布置。此外，虽然以下描述可以阐述许多具体细节(例如，系统组件的逻辑实现方式、类型和相互关系、逻辑分区/集成选择等)，但可以在
没有这种具体细节的情况下实践所要求保护的主题。在其他实例中，一些材料(例如，控制结构和完整的软件指令序列)可能不会被详细示出，以免混淆本文公开的材料。
[0016]本文公开的材料可以以硬件、现场可编程门阵列(FPGA)、固件、驱动器、软件或其任何组合实现。本文公开的材料也可以被实现作为存储在机器可读介质上的指令，该指令可以由Moore机、Mealy机和/或一个或多个处理器读取并执行。机器可读介质可以包括用于存储或发送以可由机器(例如，计算设备)读取的形式的信息的任何介质和/或机制。例如，机器可读介质可以包括只读存储器(ROM)；随机存取存储器(RAM)；动态随机存取存储器(DRAM)、磁盘存储介质；光学存储介质；NV存储器设备；相变存储器、量子位固态量子存储器、电学、光学、声学或其他形式的传播信号(例如，载波、红外信号、数字信号等)以及其他。
[0017]说明书中对“一种实现方式”、“实现方式”、“示例实现方式”等的引用指示所描述的实现方式可以包括特定特征、结构或特性，但每个实施例不一定包括该特定特征、结构或特性。此外，这样的短语不一定指代相同的实现方式。此外，无论本文是否明确描述，当结合实施例描述特定特征、结构或特性时，主张的是结合其他实现方式来实现这样的特征、结构或特性在本领域技术人员的知识范围内。
[0018]本文描述的各种实施例可以包括存储器组件和/或到存储器组件的接口。这样的存储器组件可以包括易失性和/或非易失性(NV)存储器。易失性存储器可以是要求电力来维持由介质存储的数据的状态的存储介质。易失性存储器的非限制性示例可以包括各种类型的随机存取存储器(RAM)，例如，动态RAM(DRAM)或静态RAM(SRAM)。可以在存储器模块中使用的一种特定类型的DRAM是同步动态RAM(SDRAM)。在特定实施例中，存储器组件的DRAM可以符合由联合电子设备工程委员会(JEDEC)颁布的标准，例如，用于双倍数据速率(DDR)SDRAM的JESD79F、用于DDR2SDRAM的JESD79
‑
2F、用于DDR3 SDRAM的JESD79
‑
3F、用于DDR4 SDRAM的JESD79
‑
4A、用于低功率DDR(LPDDR)的JESD209、用于LPDDR2的JESD209
‑
2、用于LPDDR3的JESD209
‑
3和用于LPDDR4的JESD209
‑
4(这些标准可在jedec.org处获得)。这样的标准(和类似的标准)可以被称为基于DDR的标准，并且实现这样的标准的存储设备的通信接口可以被称为基于DDR的接口。
[0019]参考图1，电子系统10的实施例可以包括十个或更多个存储器设备12A至12N(统称为“存储器设备12”)，以及通信地耦合到十个或更多个存储器设备12的控制器14。控制器14可以包括第一电路装置16，该第一电路装置16用于向十个或更多个存储器设备12列举相应的边带地址，以及提供与十个或更多个存储器设备12中的个体存储器设备12A的双向通信，该个体存储器设备12A具有被列举到该个体存储器设备12A的特定边带地址。在一些实施例中，第一电路装置16还可以被配置为选择十个或更多个存储器设备12的子组用于边带地址列举，并且向所选择的组发送列举命令(例如，可以将列举命令广播到整个组，并且只有具有被断言的芯片选择的子组将作用于列举命令，而所有其他设备将忽略该命令)。
[0020]例如，第一电路装置16可以被配置为针对十个或更多个存储器设备12中的在所选择的子组中的每个存储器设备断言相应的芯片选择信号，并且针对十个或更多个存储器设备12中的不在所选择的子组中的每个存储器设备取消断言相应的芯片选择信号。在一些实施例中，第一电路装置16还可以被配置为在十个或更多个存储器设备12中的在所选择的子组中的每个存储器设备中对边带地址的第一部分进行编程。例如，第一电路装置16可以被配置为在所选择的子组中广播要被编程的边带地址的第一部分的值(例如，其中该值仅由
存储器设备12的具有被断言的芯片选择信号的子组处理)。
[0021]在一些实施例中，个体存储器设备12A(例如，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子装置，包括：一个或多个衬底；以及控制器，所述控制器耦合到所述一个或多个衬底，所述控制器包括用于进行以下操作的电路装置：向十个或更多个存储器设备列举相应的边带地址，以及提供与所述十个或更多个存储器设备中的个体存储器设备的双向通信，所述个体存储器设备具有被列举到所述个体存储器设备的特定边带地址。2.根据权利要求1所述的装置，其中，所述电路装置还用于进行以下操作：选择所述十个或更多个存储器设备的子组用于边带地址列举；以及向所选择的组发送列举命令。3.根据权利要求2所述的装置，其中，所述电路装置还用于进行以下操作：针对所述十个或更多个存储器设备中的在所选择的子组中的每个存储器设备断言相应的芯片选择信号；以及针对所述十个或更多个存储器设备中的不在所选择的子组中的每个存储器设备取消断言相应的芯片选择信号。4.根据权利要求2至3中任一项所述的装置，其中，所述电路装置还用于进行以下操作：在所述十个或更多个存储器设备中的在所选择的子组中的每个存储器设备中对边带地址的第一部分进行编程。5.根据权利要求4所述的装置，其中，所述电路装置还用于进行以下操作：在所选择的子组中广播要被编程的所述边带地址的第一部分的值。6.根据权利要求1至3中任一项所述的装置，其中，所述十个或更多个存储器设备中的至少一个存储器设备包括具有动态随机存取存储器的集成电路芯片。7.根据权利要求1至3中任一项所述的装置，其中，所述十个或更多个存储器设备中的至少一个存储器设备包括具有数据缓冲器的集成电路芯片。8.一种控制存储器的方法，包括：向十个或更多个存储器设备列举相应的边带地址；以及提供与所述十个或更多个存储器设备中的个体存储器设备的双向通信，所述个体存储器设备具有被列举到所述个体存储器设备的特定边带地址。9.根据权利要求8所述的方法，还包括：选择所述十个或更多个存储器设备的子组用于边带地址列举；以及向所选择的组发送列举命令。10.根据权利要求9所述的方法，还包括：针对所述十个或更多个存储器设备中的在所选择的子组中的每个存储器设备断言相应的芯片选择信号；以及针对所述十个或更多个存储器设备中的不在所选择的子组中的每个存储器设备取消断言相应的芯片选择信号。11.根据权利要求9至10中任一项所述的方法，还包括：在所述十个或更多个存储器设备中的在所选择的子组中的每个存储器设备中对边带地址的第一部分进行编程。
12.根据权利要求11所述的方法，还包括：在所选择的子组中广播要被编程的所述边带地址的第一部分的值。13.根据权利要求8至10中任一项所述的方法，还包括：由所述个体存储器设备响应于列举命令而对边带地址的第一部分进行编程；以及由所述个体存储器设备根据所述个体存储器设备的带式引脚上的电压值来设置所述边带地址的第二部分。14.根据权利要求13所述的方法，还包括：由所述个体存储器设备响应于所述列举命令而将电流注入到所述带式引脚中，以根据所述带式引脚上的电阻值产生所述电压值；由所述个体存储器设备将所述电压值转换为数字值；以及由所述个体存储器设备基于所述数字值来设置所述边带地址的第二部分。15.根据权利要求8至10中任一项所述的方法，其中，所述十个或...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：