一种内存访问方法及装置制造方法及图纸

本申请公开了一种内存访问方法及装置，可以将多个处理器与第一存储区建立第一访问映射关系，多个处理器可通过第一访问映射关系对第一存储区进行访问；接着，将每一处理器与其第二存储区建立第二访问映射关系；然后，当处理器访问第一存储区时，根据第一访问映射关系和第二访问映射关系确定第一访问路径；处理器根据第一访问路径对第一存储区进行访问；其中，每一第二存储区设置在同一存储区域。一方面，本申请第二存储区设置在同一存储区域，可根据数据存储量进行每一处理器的第二存储区的配置；另一方面，本申请根据第一访问映射关系和第二访问映射关系确定第一访问路径，提高处理器访问第一存储区的访问速度。处理器访问第一存储区的访问速度。处理器访问第一存储区的访问速度。

【技术实现步骤摘要】
一种内存访问方法及装置


[0001]本申请涉及内存访问的
，尤其涉及内存访问方法及装置。

技术介绍

[0002]相关技术中，使用多核MCU进行系统软件开发的过程中，经常会使用到通过内部总线进行快速访问的相关内核耦合存储区(CCM，Core Coupled Memory)，而大多数芯片对应CPU的内核耦合存储区大小是固定的，且不可配置。这就造成在实际使用过程中某个CPU的数据区域过大不够使用，某个CPU数据量小几乎不用。但是因为此部分的区域不可配置，导致了只能将溢出部分的数据放置到外部总线地址的静态随机存取存储器(SRAM，Static Random
‑
Access Memory)进行访问，然而这种方式降低了访问速度。

技术实现思路

[0003]本申请提供一种内存访问方法、装置、计算机可读存储介质及电子设备，可解决存储区不可配置问题，且可提高内存访问速度。
[0004]本申请所要达到的技术效果通过以下方案实现：
[0005]第一方面，本申请提供了一种内存访问方法，应用于多核处理系统，所述多核处理系统包括多个处理器和第一存储区，多个所述处理器可访问所述第一存储区，每一所述处理器设有第二存储区，包括：
[0006]将多个所述处理器与所述第一存储区建立第一访问映射关系，多个所述处理器可通过所述第一访问映射关系对所述第一存储区进行访问；
[0007]将每一所述处理器与其所述第二存储区建立第二访问映射关系；
[0008]当所述处理器访问所述第一存储区时，根据所述第一访问映射关系和所述第二访问映射关系确定第一访问路径；
[0009]所述处理器根据所述第一访问路径对所述第一存储区进行访问；
[0010]当所述处理器访问所述第二存储区时，根据所述第二访问映射关系确定第二访问路径；
[0011]所述处理器根据所述第二访问路径对所述第二存储区进行访问；
[0012]其中，每一所述第二存储区设置在同一存储区域。
[0013]可选地，所述将每一所述处理器与其所述第二存储区建立第二访问映射关系步骤前，所述方法包括：
[0014]将每一所述第二存储区设置在同一存储区域，且每一所述第二存储区之间通信相连。
[0015]可选地，所述将每一所述第二存储区设置在同一存储区域，且每一所述第二存储区之间通信相连，包括：
[0016]每一所述处理器的数据存储在同一存储区域，且每一所述处理器存储数据时，与存储数据的存储区域建立第二访问映射关系，且该存储区域作为该处理器的所述第二存储
区。
[0017]可选地，所述第一存储区和所述第二存储区通信相连。
[0018]可选地，所述处理器与所述第一存储区通过第一通信总线相连；和/或所述处理器与所述第二存储区通过第二通信总线相连。
[0019]可选地，所述当所述处理器访问所述第一存储区时，根据所述第一访问映射关系和所述第二访问映射关系确定第一访问路径，包括：
[0020]所述当所述处理器访问所述第一存储区时，根据所述第一访问映射关系确定第一访问地址；
[0021]根据第一访问地址和所述第二访问映射关系确定所述第一访问路径。
[0022]可选地，所述根据第一访问地址和所述第二访问映射关系确定所述第一访问路径，包括：
[0023]根据所述第二访问映射关系确定第二访问地址；
[0024]根据第一访问地址和所述第二访问地址确定所述第一访问路径。
[0025]第二方面，本申请提供一种，内存访问装置，包括：
[0026]第一建立单元，用于将多个所述处理器与所述第一存储区建立第一访问映射关系，多个所述处理器可通过所述第一访问映射关系对所述第一存储区进行访问；
[0027]第二建立单元，将每一所述处理器与其所述第二存储区建立第二访问映射关系；
[0028]确定单元，用于当所述处理器访问所述第一存储区时，根据所述第一访问映射关系和所述第二访问映射关系确定第一访问路径，和/或，当所述处理器访问所述第二存储区时，根据所述第二访问映射关系确定第二访问路径。
[0029]第三方面，本申请提供了一种计算机可读存储介质，包括执行指令，当电子设备的第二处理器执行所述执行指令时，所述电子设备执行如第一方面中任一所述的方法。
[0030]第四方面，本申请提供了一种电子设备，第二处理器；
[0031]用于存储所述第二处理器可执行指令的存储器；
[0032]所述第二处理器，用于从所述存储器中读取所述可执行指令，并执行所述指令以实现第一方面任一所述的方法。
[0033]本申请提供了一种内存访问方法及装置，可以将多个所述处理器与所述第一存储区建立第一访问映射关系，多个所述处理器可通过所述第一访问映射关系对所述第一存储区进行访问；接着，将每一所述处理器与其所述第二存储区建立第二访问映射关系；然后，当所述处理器访问所述第一存储区时，根据所述第一访问映射关系和所述第二访问映射关系确定第一访问路径；所述处理器根据所述第一访问路径对所述第一存储区进行访问；当所述处理器访问所述第二存储区时，根据所述第二访问映射关系确定第二访问路径，所述处理器根据所述第二访问路径对所述第二存储区进行访问；其中，每一所述第二存储区设置在同一存储区域。一方面，本申请第二存储区设置在同一存储区域，可根据数据存储量进行每一所述处理器的第二存储区的配置；另一方面，本申请根据所述第一访问映射关系和所述第二访问映射关系确定第一访问路径，提高所述处理器访问所述第一存储区的访问速度。
[0034]上述的非惯用的优选方式所具有的进一步效果将在下文中结合具体实施方式加以说明。
附图说明
[0035]为了更清楚地说明本申请实施例或现有的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0036]图1为本申请一实施例提供的一种内存访问方法的流程图；
[0037]图2为本申请一实施例提供的另一种内存访问方法的流程图；
[0038]图3为本申请一实施例提供的一种内存访问装置的结构示意图；
[0039]图4为本申请一实施例提供的一种电子设备的结构示意图。
具体实施方式
[0040]为使本申请的目的、技术方案和优点更加清楚，下面将结合具体实施例及相应的附图对本申请的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0041]相关技术中，使用多核MCU进行系统软件开发的过程中，经常会使用到通过内部总线进行快速访问的相关内核耦合存储区(CCM，Core Coupled M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内存访问方法，应用于多核处理系统，所述多核处理系统包括多个处理器和第一存储区，多个所述处理器可访问所述第一存储区，每一所述处理器设有第二存储区
，
其特征在于，包括：将多个所述处理器与所述第一存储区建立第一访问映射关系，多个所述处理器可通过所述第一访问映射关系对所述第一存储区进行访问；将每一所述处理器与其所述第二存储区建立第二访问映射关系；当所述处理器访问所述第一存储区时，根据所述第一访问映射关系和所述第二访问映射关系确定第一访问路径；所述处理器根据所述第一访问路径对所述第一存储区进行访问；当所述处理器访问所述第二存储区时，根据所述第二访问映射关系确定第二访问路径；所述处理器根据所述第二访问路径对所述第二存储区进行访问；其中，每一所述第二存储区设置在同一存储区域。2.如权利要求1所述的一种内存访问方法，其特征在于，所述将每一所述处理器与其所述第二存储区建立第二访问映射关系步骤前，所述方法包括：将每一所述第二存储区设置在同一存储区域，且每一所述第二存储区之间通信相连。3.如权利要求2所述的一种内存访问方法，其特征在于，所述将每一所述第二存储区设置在同一存储区域，且每一所述第二存储区之间通信相连，包括：每一所述处理器的数据存储在同一存储区域，且每一所述处理器存储数据时，与存储数据的存储区域建立第二访问映射关系，且该存储区域作为该处理器的所述第二存储区。4.如权利要求2所述的一种内存访问方法，其特征在于，所述第一存储区和所述第二存储区通信相连。5.如权利要求4所述的一种内存访问方法，其特征在于，所述处理器与所述第一存储区通过第一通信总线相连；和/或所述处理器与所述第二存储区通过第二通信总...

【专利技术属性】
技术研发人员：张天瑞，
申请(专利权)人：北京紫光芯能科技有限公司，
类型：发明
国别省市：