钼的沉积制造技术

本文提供了沉积钼(Mo)薄膜的方法。所述方法涉及沉积诸如氧化钼、氮化钼或氮氧化钼的含钼(Mo)薄膜的薄层。然后将所述含Mo薄膜转化为元素Mo薄膜。然后可以在所述元素Mo薄膜上沉积本体Mo薄膜。在一些实施例中，工艺在相对低的温度下执行。温度下执行。温度下执行。

【技术实现步骤摘要】
【国外来华专利技术】钼的沉积
通过引用并入
[0001]PCT申请书作为本申请的一部分与本说明书同时提交。本申请要求同时提交的PCT申请书中确定的权益或优先权的每项申请在此以全文引用的方式并入，并且适用于任何目的。

技术介绍

[0002]本文提供的
技术介绍
描述是为了一般地呈现本公开的背景。当前提出的专利技术人的工作在此
技术介绍
部分中描述的程度上以及在提交时并未具有作为现有技术的资格的描述的方面，均不能直接地或隐含地被视为本公开的现有技术。
[0003]金属的沉积是许多半导体制造工艺的必不可少的一部分。这些材料可用于水平互连、相邻金属层之间的过孔，以及金属层和装置之间的触点。然而，随着装置的缩小和更复杂的图案方案在工业中的应用，低电阻率金属薄膜的均匀沉积成为挑战。在诸如3D NAND结构的复杂的高深宽比结构中进行沉积，尤其具有挑战性。

技术实现思路

[0004]本文提供了沉积钼(Mo)薄膜的方法。该方法涉及沉积诸如氧化钼、氮化钼或氮氧化钼的含钼(Mo)薄膜的薄层。然后将含Mo薄膜转化为元素Mo薄膜。然后可以在元素Mo薄膜上沉积本体Mo薄膜。在一些实施例中，该工艺在相对低的温度下执行。
[0005]本公开的一个方面有关涉及使用第一原子层沉积(ALD)工艺从第一含钼前体和第一共反应物中沉积含钼(含Mo)层的方法，其中该第一含Mo前体是卤化钼或卤氧化钼，该第一共反应物是含氮和/或含氧的，并且该含Mo层包括氧和/或氮；将含Mo层转化为元素Mo层；并且使用第二ALD工艺从第二含钼前体和氢气(H2)在元素Mo层上沉积本体元素Mo，其中该第二含钼前体是卤化钼或卤氧化钼。
[0006]在一些实施例中，含Mo层是氮氧化钼、氮化钼或氮化钼层。在一些实施例中，将含Mo层转化为元素Mo层包括将含Mo层暴露于氢气(H2)中。在一些实施例中，含Mo层是非晶层。在一些实施例中，含Mo层是多晶层。在一些实施例中，第一ALD工艺和第二ALD工艺在同一腔室中执行并且不暴露于空气。在一些实施例中，该方法在小于400℃的衬底温度下执行。在一些实施例中，在第二ALD工艺期间发生将含Mo层转化为元素层。在一些实施例中，该方法进一步包括重复沉积含Mo层、将含Mo层转化为元素Mo层，以及一或多次沉积本体元素Mo。在一些实施例中，转化的元素Mo层含有小于0.5(原子)％的杂质。
[0007]在一些实施例中，第一ALD工艺包括多个ALD循环，并且将含Mo层转化为元素Mo层包括在至少多次ALD循环期间将含Mo层暴露于一或多个H2脉冲。根据各种实施例，第一含钼前体和第二含钼前体可以是相同或不同的前体。在一些实施例中，含氮和/或含氧共反应物是含氮的。在一些此类实施例中，含氮共反应物是氨气或肼。
[0008]本公开的另一方面涉及一种方法，其包括：将衬底暴露于第一原子层沉积(ALD)工艺的多个ALD循环，该第一ALD工艺的每个ALD循环包括一定剂量的第一含钼前体、一定剂量
的含氮和/或含氧共反应物，其中第一含钼前体和含氮和/或含氧共反应物反应以形成含钼以及氮和氧中的一或两者的薄膜；以及在第一ALD工艺之后，将衬底暴露于第二ALD工艺的多个ALD循环中，该第二ALD工艺的每个循环包括一定剂量的第二含钼前体和一定剂量的H2共反应物，其中第二含钼前体和H2共反应物反应以形成钼。
[0009]在一些实施例中，第一含钼前体与第二含钼前体相同。在一些实施例中，第一含钼前体不同于第二含钼前体。在一些实施例中，第二ALD工艺中的ALD循环数是第一ALD工艺中的ALD循环数的至少5倍。
[0010]在一些实施例中，第一ALD工艺的至少多个多个ALD循环进一步包括一定剂量的氢气(H2)，其中一定剂量的H2在该循环的第一含钼前体剂量和一定剂量的含氮和/或含氧共反应物之后。在一些实施例中，含氮和/或含氧共反应物是含氮的。在一些此类实施例中，含氮共反应物是氨气或肼。
附图说明
[0011]图1A至1C是根据各种实施例的包括钼(Mo)层的材料堆叠的示意性实例。
[0012]图2A至4B提供了其中可以根据各种实施例采用包括Mo层的堆叠的结构的实例。
[0013]图4C示出了在沉积含钼衬垫层之后的结构的实例。
[0014]图5至8是示出根据各种实施例的方法中的操作的流程图。
[0015]图9A和9B示出了沉积的含Mo薄膜的电阻作为沉积后氢气浸泡时间的函数。
[0016]图10、11A、11B和12示出了根据本文所描述的实施例的适于进行沉积工艺的设备的实例。
具体实施方式
[0017]在以下描述中，阐述了许多具体细节以提供对本实施例的全面理解。可以在没有这些具体细节中的一些或全部的情况下实施所公开的实施例。在其它情况下，未详细地描述熟知的工艺操作以避免不必要地模糊所公开的实施例。虽然将结合具体实施例描述所公开的实施例，但应理解的是，其并不旨在限制所公开的实施例。
[0018]在半导体装置制造中使用特征部的金属填充以形成电触点。在一些沉积工艺中，首先将金属成核层沉积到特征部中。通常，成核层是薄的共形层，其用于促进随后在其上形成本体材料。可以沉积成核层以适形地涂覆特征部的表面。适形于这些表面对于支持高质量沉积可能是关键的。成核层通常使用原子层沉积(ALD)方法来沉积。在本文提供的描述的上下文中，ALD广泛地体现了顺序添加用于在半导体衬底上反应的反应物的任何循环工艺。同样在所公开的实施例的上下文中，化学气相沉积(CVD)体现了其中将反应物一起引入到用于气相或表面反应的反应器中的工艺。ALD工艺不同于CVD工艺，并且反之亦然。
[0019]在沉积金属成核层之后，可以沉积本体金属。本体金属薄膜不同于金属成核层。本文所使用的本体金属是指用于填充特征部的大部分或全部的金属，诸如至少特征部的约50％。与成核层不同，成核层是薄的共形薄膜，有助于随后在其上形成本体材料，本体金属用于承载电流。其特征可在于与成核膜相比更大的晶粒大小和更低的电阻率。在各种实施例中，本体材料被沉积到至少的厚度。
[0020]在本文所描述的实施例中，钼(Mo)可以是例如互连结构的主导体。因为Mo具有比
金属诸如钨(W)更低的电子平均自由程，所以可以获得更低电阻率的薄膜。然而，使用Mo卤化物和Mo卤氧化物前体在低于550℃的温度下沉积Mo可能具有挑战性。
[0021]另一挑战是实现均匀的阶梯覆盖，尤其是当沉积到诸如3DNAND结构的高深宽比并且复杂的结构中时。这是因为可能难以获得对沉积气体的均匀暴露，特别是当结构的一些部分更容易被沉积气体进入时。特别地，用于沉积低电阻率薄膜的较低蒸气压金属前体往往导致差的阶梯覆盖。
[0022]本文提供了用于沉积纯Mo薄膜的方法和设备。在一些实施例中，该方法涉及使用含氧前体和/或含氧和/或含氮共反应物。由于在沉积工艺期间容易将氧和/或氮掺入薄膜中，因此从此些前体沉积纯金属薄膜可能具有挑战性。如果掺入氧和/或氮，则电阻率增加。在一些实施例中，可以实施本文所描述的方法和设备以沉积具有小于1原子百分比本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包含：使用第一原子层沉积(ALD)工艺从第一含钼前体和第一共反应物沉积含钼(Mo)层，其中所述第一含钼前体是卤化钼或卤氧化钼，所述第一共反应物是含氮和含氧中的至少一种，并且所述含钼层包含氧和/或氮；将所述含Mo层转化为元素Mo层；以及使用第二ALD工艺从第二含钼前体和氢气(H2)在所述元素Mo层上沉积本体元素Mo，其中所述第二含钼前体是卤化钼或卤氧化钼。2.根据权利要求1所述的方法，其中所述含Mo层是氮氧化钼、氮化钼或氮化钼层。3.根据权利要求1所述的方法，其中将所述含Mo层转化为元素Mo层包含将所述含Mo层暴露于氢气(H2)。4.根据权利要求1所述的方法，其中所述转化的元素Mo层含有小于0.5(原子)％的杂质。5.根据权利要求1所述的方法，其中所述含Mo层是非晶层。6.根据权利要求1所述的方法，其中所述含Mo层是多晶层。7.根据权利要求1所述的方法，其中所述第一ALD工艺和所述第二ALD工艺在同一腔室中执行并且不暴露于空气。8.根据权利要求1所述的方法，其中所述方法在低于400℃的温度下执行。9.根据权利要求1所述的方法，其中在所述第二ALD工艺期间发生将所述含Mo层转化为元素层。10.根据权利要求1所述的方法，进一步包含重复沉积所述含Mo层，将所述含Mo层转化为元素Mo层，以及一或多次沉积本体元素Mo。11.根据权利要求1所述的方法，其中所述第一ALD工艺包含多个ALD循环，并且将所述含Mo层转化为元素Mo层包含在至少多个所述多个ALD循环期间将所述含Mo层暴...

【专利技术属性】
技术研发人员：施卢蒂，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：