一种基于压控可变电阻的输入输出端口ESD保护电路制造技术

本发明专利技术公开了一种基于压控可变电阻的输入输出端口ESD保护电路，包括二极管Dp1、二极管Dn1、二极管Dp2、二极管Dn2、晶体管M

【技术实现步骤摘要】
一种基于压控可变电阻的输入输出端口ESD保护电路


[0001]本专利技术涉及电气
，具体是一种基于压控可变电阻的输入输出端口ESD保护电路。

技术介绍

[0002]随着半导体工艺和集成电路技术的不断发展，器件特征尺寸不断缩小，晶体管极薄的栅氧化层更容易受到静电损坏，在集成电路制造、运输、封装和应用的过程中，都容易受到此影响，ESD损伤可分为硬损伤和软损伤，硬损伤导致电路性能不满足需求或者功能失效，电路被判定为不合格；软损伤则不会导致电路功能性失效，只是电路参数发生偏移，可以满足部分系统的使用，但是会影响器件的长期可靠性。ESD损伤已成为集成电路设计不可或缺、必须考虑的一个重要问题。
[0003]对于数字信号输入端口来说，器件通常采用最小的特征尺寸来实现各逻辑单元，输入端口更容易受到静电的冲击，导致栅氧化层被击穿，从而引起电路失效。为了避免这一现象，往往在输入端口增加对电源轨的保护二极管，泄放ESD冲击电流，防止其进入内部电路。

技术实现思路

[0004]本专利技术的目的在于提供一种基于压控可变电阻的输入信号端口的ESD保护电路，以解决上述
技术介绍
中提出的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：
[0006]一种基于压控可变电阻的输入信号端口的ESD保护电路，包括二极管Dp1、二极管Dn1、二极管Dp2、二极管Dn2和MOS管器件Q1，所述MOS管器件Q1的一端连接输入信号VIN、二极管Dp1的阳极和二极管Dn1的阴极，二极管Dp1的阴极连接二极管Dp2的阴极、MOS管Mp1的源极、检测电路和泄放器件，二极管Dn1的阳极连接二极管Dn2的阳极、MOS管Mn1的源极、检测电路和泄放器件，MOS管器件Q1的另一端连接MOS管Mn1的栅极、MOS管Mn1的栅极、二极管Dp2的阳极和二极管Dn2的阴极，检测电路还连接泄放器件，MOS管器件Q的控制极连接检测电路。
[0007]作为本专利技术的进一步技术方案，所述MOS管器件Q1为NMOS管，其中NMOS管的源极连接MOS管Mn1的栅极、MOS管Mn1的栅极、二极管Dp2的阳极和二极管Dn2的阴极，NMOS管的漏极连接输入信号VIN、二极管Dp1的阳极和二极管Dn1的阴极，NMOS管的栅极连接检测电路。
[0008]作为本专利技术的进一步技术方案，所述MOS管器件Q1为PMOS管，其中PMOS管的漏极连接MOS管Mn1的栅极、MOS管Mn1的栅极、二极管Dp2的阳极和二极管Dn2的阴极，PMOS管的源极连接输入信号VIN、二极管Dp1的阳极和二极管Dn1的阴极，PMOS管的栅极连接检测电路。
[0009]作为本专利技术的进一步技术方案，所述MOS管器件由PMOS管和NMOS管组成，PMOS管的漏极连接NMOS管的源极、MOS管Mn1的栅极、MOS管Mn1的栅极、二极管Dp2的阳极和二极管Dn2的阴极，PMOS管的源极连接NMOS管的漏极、输入信号VIN、二极管Dp1的阳极和二极管Dn1的
阴极，PMOS管的栅极连接检测电路，NMOS管的栅极连接检测电路。
[0010]作为本专利技术的进一步技术方案，所述二极管Dp1为稳压二极管。
[0011]作为本专利技术的进一步技术方案，所述二极管Dn1为稳压二极管。
[0012]作为本专利技术的进一步技术方案，所述二极管Dn2为稳压二极管。
[0013]作为本专利技术的进一步技术方案，所述二极管Dp2为稳压二极管。
[0014]作为本专利技术的进一步技术方案，所述MOS管Mn2可以为其他钳位器件，例如稳压二极管、SCR等。
[0015]作为本专利技术的进一步技术方案，所述MOS管Mp2可以为其他钳位器件，例如稳压二极管、SCR等。
[0016]与现有技术相比，本专利技术的有益效果是：本专利技术采用压控可变电阻替代传统方案的固定电阻。当ESD冲击到来时，隔离电阻受到检测电路输出的控制，增大电阻值；当电路正常工作时(正常传输信号时)，隔离电阻值减小，避免对信号完整性造成影响。本专利技术中，压控可变电阻与电源钳位结构共用检测电路的控制信号，ESD冲击来临时，同时触发压控可变电阻和电源钳位结构，形成快速泄放电流的通路。共用检测电路减少了元器件使用，节省芯片面积。
附图说明
[0017]图1为现有技术的电路图；
[0018]图2为本专利技术的电路图；
[0019]图3为采用NMOS实现可变电阻的输入端口两级保护结构图；
[0020]图4为采用PMOS实现可变电阻的输入端口两级保护结构图；
[0021]图5为采用NMOS和PMOS并联实现可变电阻的输入端口保护结构图；
[0022]图6为采用NMOS实现可变电阻的输出端口保护结构图；
[0023]图7为采用PMOS实现可变电阻的输出端口保护结构图；
[0024]图8为采用NMOS和PMOS并联实现可变电阻的输出端口保护结构图。
具体实施方式
[0025]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0026]请参阅图3，实施例1：一种基于压控可变电阻的输入信号端口的ESD保护电路，包括二极管Dp1、二极管Dn1、二极管Dp2、二极管Dn2和MOS管器件Q1，所述MOS管器件Q1的一端连接输入信号VIN、二极管Dp1的阳极和二极管Dn1的阴极，二极管Dp1的阴极连接二极管Dp2的阴极、MOS管Mp1的源极、检测电路和泄放器件，二极管Dn1的阳极连接二极管Dn2的阳极、MOS管Mn1的源极、检测电路和泄放器件，MOS管器件Q1的另一端连接MOS管Mn1的栅极、MOS管Mp1的栅极、二极管Dp2的阳极和二极管Dn2的阴极，检测电路还连接泄放器件，MOS管器件Q1的控制极连接检测电路。
[0027]如图4所示，MOS管器件Q2为PMOS管，其中PMOS管的漏极连接MOS管Mn1的栅极、MOS
管Mp1的栅极、二极管Dp2的阳极和二极管Dn2的阴极，PMOS管的源极连接输入信号VIN、二极管Dp1的阳极和二极管Dn1的阴极，PMOS管的栅极连接检测电路。
[0028]如图5所示，MOS管器件Q1和Q2由PMOS管和NMOS管组成，PMOS管的漏极连接NMOS管的源极、MOS管Mn1的栅极、MOS管Mn1的栅极、二极管Dp2的阳极和二极管Dn2的阴极，PMOS管的源极连接NMOS管的漏极、输入信号VIN、二极管Dp1的阳极和二极管Dn1的阴极，PMOS管的栅极连接检测电路，NMOS管的栅极连接检测电路。
[0029]如图6所示，MOS管器件Q3为NMOS管，其中NMOS管Q3的漏极连接MOS管Mn3的漏极和MOS管Mp3的漏极，NMOS管Q3的源极连接输出信号VOUT、MOS管Mp2的漏极和MOS管Mn2的漏极，NM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于压控可变电阻的输入输出端口ESD保护电路，包括二极管Dp1、二极管Dn1、二极管Dp2、二极管Dn2、晶体管Mp1、晶体管Mp2、可变电阻Rv1和Rv2，其特征在于，所述可变电阻Rv1的一端连接输入信号VIN、二极管Dp1的阳极和二极管Dn1的阴极，二极管Dp1的阴极连接二极管Dp2的阴极，二极管Dn1的阳极连接二极管Dn2的阳极，可变电阻Rv1的另一端连接MOS管Mn1的栅极、MOS管Mp1的栅极、二极管Dp2的阳极和二极管Dn2的阴极；所述可变电阻Rv2的一端连接输出信号VOUT、晶体管Mp2的漏极和Mn2的漏极，Mp2的源极连接Mp2的栅极和Mp3的源极，Mn2的源极连接Mn2的栅极和Mn3的源极，可变电阻Rv2的另一端连接Mp3的漏极和Mn3的漏极。2.根据权利要求1所述的一种基于压控可变电阻的输入输出端口ESD保护电路，其特征在于，所述MOS管器件Q1为NMOS管，其中NMOS管的源极连接MOS管Mn1的栅极、MOS管Mn1的栅极、二极管Dp2的阳极和二极管Dn2的阴极，NMOS管的漏极连接输入信号VIN、二极管Dp1的阳极和二极管Dn1的阴极，NMOS管的栅极连接检测电路。3.根据权利要求1所述的一种基于压控可变电阻的输入输出端口ESD保护电路，其特征在于，所述MOS管器件Q2为PMOS管，其中PMOS管的漏极连接MOS管Mn1的栅极、MO...

【专利技术属性】
技术研发人员：黄晓宗，刘志伟，罗讯，杨明，刘继芝，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：